利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

61 条记录 (耗时 0.037 秒)

    Vertically integrated image sensor chips and methods for forming the same
    1.
    发明授权
    Vertically integrated image sensor chips and methods for forming the same 有权
    垂直集成的图像传感器芯片及其形成方法

    公开(公告)号：US08766387B2

    公开(公告)日：2014-07-01

    申请号：US13475301

    申请日：2012-05-18

    申请人： Jeng-Shyan Lin ,  Feng-Chi Hung ,  Dun-Nian Yaung ,  Jen-Cheng Liu ,  Szu-Ying Chen ,  Wen-De Wang ,  Tzu-Hsuan Hsu

    发明人： Jeng-Shyan Lin ,  Feng-Chi Hung ,  Dun-Nian Yaung ,  Jen-Cheng Liu ,  Szu-Ying Chen ,  Wen-De Wang ,  Tzu-Hsuan Hsu

    IPC分类号： H01L31/02

    CPC分类号： H01L27/14687 ,  H01L27/1462 ,  H01L27/14621 ,  H01L27/14627 ,  H01L27/14632 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14645 ,  H01L27/14685 ,  H01L27/1469 ,  H01L2224/48463

    摘要： A device includes a Backside Illumination (BSI) image sensor chip, which includes an image sensor disposed on a front side of a first semiconductor substrate, and a first interconnect structure including a plurality of metal layers on the front side of the first semiconductor substrate. A device chip is bonded to the image sensor chip. The device chip includes an active device on a front side of a second semiconductor substrate, and a second interconnect structure including a plurality of metal layers on the front side of the second semiconductor substrate. A first via penetrates through the BSI image sensor chip to connect to a first metal pad in the second interconnect structure. A second via penetrates through a dielectric layer in the first interconnect structure to connect to a second metal pad in the first interconnect structure, wherein the first via and the second via are electrically connected.

    摘要翻译： 一种装置包括背面照明（BSI）图像传感器芯片，其包括设置在第一半导体衬底的前侧上的图像传感器，以及包括在第一半导体衬底的前侧上的多个金属层的第一互连结构。 器件芯片被结合到图像传感器芯片。 器件芯片包括在第二半导体衬底的正面上的有源器件和在第二半导体衬底的正面上包括多个金属层的第二互连结构。 第一通孔穿过BSI图像传感器芯片以连接到第二互连结构中的第一金属焊盘。 第二通孔穿过第一互连结构中的电介质层，以连接到第一互连结构中的第二金属焊盘，其中第一通孔和第二通孔电连接。

    Vertically Integrated Image Sensor Chips and Methods for Forming the Same
    2.
    发明申请
    Vertically Integrated Image Sensor Chips and Methods for Forming the Same 有权
    垂直集成的图像传感器芯片及其形成方法

    公开(公告)号：US20130307103A1

    公开(公告)日：2013-11-21

    申请号：US13475301

    申请日：2012-05-18

    申请人： Jeng-Shyan Lin ,  Feng-Chi Hung ,  Dun-Nian Yaung ,  Jen-Cheng Liu ,  Szu-Ying Chen ,  Wen-De Wang ,  Tzu-Hsuan Hsu

    发明人： Jeng-Shyan Lin ,  Feng-Chi Hung ,  Dun-Nian Yaung ,  Jen-Cheng Liu ,  Szu-Ying Chen ,  Wen-De Wang ,  Tzu-Hsuan Hsu

    IPC分类号： H01L31/0232 ,  H01L31/02

    CPC分类号： H01L27/14687 ,  H01L27/1462 ,  H01L27/14621 ,  H01L27/14627 ,  H01L27/14632 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14645 ,  H01L27/14685 ,  H01L27/1469 ,  H01L2224/48463

    摘要： A device includes a Backside Illumination (BSI) image sensor chip, which includes an image sensor disposed on a front side of a first semiconductor substrate, and a first interconnect structure including a plurality of metal layers on the front side of the first semiconductor substrate. A device chip is bonded to the image sensor chip. The device chip includes an active device on a front side of a second semiconductor substrate, and a second interconnect structure including a plurality of metal layers on the front side of the second semiconductor substrate. A first via penetrates through the BSI image sensor chip to connect to a first metal pad in the second interconnect structure. A second via penetrates through a dielectric layer in the first interconnect structure to connect to a second metal pad in the first interconnect structure, wherein the first via and the second via are electrically connected.

    摘要翻译： 一种装置包括背面照明（BSI）图像传感器芯片，其包括设置在第一半导体衬底的前侧上的图像传感器，以及包括在第一半导体衬底的前侧上的多个金属层的第一互连结构。 器件芯片被结合到图像传感器芯片。 器件芯片包括在第二半导体衬底的正面上的有源器件和在第二半导体衬底的正面上包括多个金属层的第二互连结构。 第一通孔穿过BSI图像传感器芯片以连接到第二互连结构中的第一金属焊盘。 第二通孔穿过第一互连结构中的电介质层，以连接到第一互连结构中的第二金属焊盘，其中第一通孔和第二通孔电连接。

    Method for generating two dimensions for different implant energies
    9.
    发明授权
    Method for generating two dimensions for different implant energies 有权
    用于生成不同植入能量的二维的方法

    公开(公告)号：US08202791B2

    公开(公告)日：2012-06-19

    申请号：US12404852

    申请日：2009-03-16

    申请人： Chun-Chieh Chuang ,  Dun-Nian Yaung ,  Jen-Cheng Liu ,  Jeng-Shyan Lin ,  Wen-De Wang

    发明人： Chun-Chieh Chuang ,  Dun-Nian Yaung ,  Jen-Cheng Liu ,  Jeng-Shyan Lin ,  Wen-De Wang

    IPC分类号： H01L21/425

    CPC分类号： H01L21/266 ,  H01L21/26513 ,  H01L29/66537

    摘要： A method for fabricating an integrated circuit device is disclosed. The method includes providing a substrate; forming a first hard mask layer over the substrate; patterning the first hard mask layer to form one or more first openings having a first critical dimension; performing a first implantation process on the substrate; forming a second hard mask layer over the first hard mask layer to form one or more second openings having a second critical dimension; and performing a second implantation process.

    摘要翻译： 公开了一种用于制造集成电路器件的方法。 该方法包括提供基板; 在衬底上形成第一硬掩模层; 图案化第一硬掩模层以形成具有第一临界尺寸的一个或多个第一开口; 在所述基板上执行第一注入工艺; 在所述第一硬掩模层上形成第二硬掩模层以形成具有第二临界尺寸的一个或多个第二开口; 以及执行第二植入过程。

    MULTIPLE SEAL RING STRUCTURE
    10.
    发明申请
    MULTIPLE SEAL RING STRUCTURE 有权
    多个密封圈结构

    公开(公告)号：US20120038028A1

    公开(公告)日：2012-02-16

    申请号：US12938272

    申请日：2010-11-02

    申请人： Dun-Nian Yaung ,  Jen-Cheng Liu ,  Jeng-Shyan Lin ,  Wen-De Wang ,  Shu-Ting Tsai

    发明人： Dun-Nian Yaung ,  Jen-Cheng Liu ,  Jeng-Shyan Lin ,  Wen-De Wang ,  Shu-Ting Tsai

    IPC分类号： H01L23/02 ,  H01L21/71

    CPC分类号： H01L21/78 ,  H01L23/3157 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/00

    摘要： The present disclosure provides a method of fabricating a semiconductor device, the method including providing a substrate having a seal ring region and a circuit region, forming a first seal ring structure over the seal ring region, forming a second seal ring structure over the seal ring region and adjacent to the first seal ring structure, and forming a first passivation layer disposed over the first and second seal ring structures. A semiconductor device fabricated by such a method is also provided.

    摘要翻译： 本公开提供一种制造半导体器件的方法，所述方法包括提供具有密封环区域和电路区域的衬底，在所述密封环区域上形成第一密封环结构，在所述密封环上形成第二密封环结构 并且邻近第一密封环结构，以及形成设置在第一和第二密封环结构上的第一钝化层。 还提供了通过这种方法制造的半导体器件。