公开(公告)号：US08692223B2

公开(公告)日：2014-04-08

申请号：US13596807

申请日：2012-08-28

申请人： Ji-Won Moon ,  Moon-Sig Joo ,  Sung-Hoon Lee ,  Jung-Nam Kim

发明人： Ji-Won Moon ,  Moon-Sig Joo ,  Sung-Hoon Lee ,  Jung-Nam Kim

IPC分类号： H01L47/00

CPC分类号： H01L45/08 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1608 ,  H01L45/1641

摘要： A resistance variable memory device includes: a first electrode; a second electrode; a resistance variable layer interposed between the first electrode and the second electrode; and nano particles that are disposed in the resistance variable layer and have a lower dielectric constant than the resistance variable layer.

摘要翻译： 电阻可变存储器件包括：第一电极; 第二电极; 介于所述第一电极和所述第二电极之间的电阻变化层; 和纳米颗粒，其设置在电阻变化层中并具有比电阻变化层低的介电常数。

公开(公告)号：US20110045666A1

公开(公告)日：2011-02-24

申请号：US12614991

申请日：2009-11-09

申请人： Sung-Jin WHANG ,  Moon-Sig Joo ,  Yong-Seok Eun ,  Kwon Hong ,  Bo-Min Seo ,  Kyoung-Eun Chang ,  Seung-Woo Shin

发明人： Sung-Jin WHANG ,  Moon-Sig Joo ,  Yong-Seok Eun ,  Kwon Hong ,  Bo-Min Seo ,  Kyoung-Eun Chang ,  Seung-Woo Shin

IPC分类号： H01L21/8234

CPC分类号： H01L21/823443 ,  H01L21/28052 ,  H01L21/28114 ,  H01L21/28518 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/31051 ,  H01L21/31111 ,  H01L21/32139 ,  H01L27/10873 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42376 ,  H01L29/4933

摘要： A method for fabricating a semiconductor device, including forming gate patterns over a substrate, forming conductive layer covering top and sidewalls of each gate pattern, forming a metal layer for a silicidation process over the conductive layer, and silicifying the conductive layer and the gate patterns using the metal layer.

摘要翻译： 一种制造半导体器件的方法，包括在衬底上形成栅极图案，形成覆盖每个栅极图案的顶部和侧壁的导电层，在导电层上形成用于硅化工艺的金属层，以及硅化导电层和栅极图案 使用金属层。

公开(公告)号：US09275904B2

公开(公告)日：2016-03-01

申请号：US12614991

申请日：2009-11-09

申请人： Sung-Jin Whang ,  Moon-Sig Joo ,  Yong-Seok Eun ,  Kwon Hong ,  Bo-Min Seo ,  Kyoung-Eun Chang ,  Seung-Woo Shin

发明人： Sung-Jin Whang ,  Moon-Sig Joo ,  Yong-Seok Eun ,  Kwon Hong ,  Bo-Min Seo ,  Kyoung-Eun Chang ,  Seung-Woo Shin

IPC分类号： H01L21/8234 ,  H01L21/28 ,  H01L27/108 ,  H01L27/115 ,  H01L29/423 ,  H01L29/49

CPC分类号： H01L21/823443 ,  H01L21/28052 ,  H01L21/28114 ,  H01L21/28518 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/31051 ,  H01L21/31111 ,  H01L21/32139 ,  H01L27/10873 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42376 ,  H01L29/4933

摘要： A method for fabricating a semiconductor device, including forming gate patterns over a substrate, forming conductive layer covering top and sidewalls of each gate pattern, forming a metal layer for a silicidation process over the conductive layer, and silicifying the conductive layer and the gate patterns using the metal layer.

摘要翻译： 一种制造半导体器件的方法，包括在衬底上形成栅极图案，形成覆盖每个栅极图案的顶部和侧壁的导电层，在导电层上形成用于硅化工艺的金属层，以及硅化导电层和栅极图案 使用金属层。

公开(公告)号：US08048743B2

公开(公告)日：2011-11-01

申请号：US12493439

申请日：2009-06-29

申请人： Ki-Hong Lee ,  Moon-Sig Joo ,  Kwon Hong ,  Sun-Hwan Hwang

发明人： Ki-Hong Lee ,  Moon-Sig Joo ,  Kwon Hong ,  Sun-Hwan Hwang

IPC分类号： H01L21/336

CPC分类号： H01L29/66833 ,  H01L21/2236 ,  H01L27/11578 ,  H01L27/11582

摘要： A method for fabricating a vertical channel type nonvolatile memory device includes: stacking a plurality of interlayer insulating layers and a plurality of gate electrode conductive layers alternately over a substrate; etching the interlayer insulating layers and the gate electrode conductive layers to form a channel trench exposing the substrate; forming an undoped first channel layer over the resulting structure including the channel trench; doping the first channel layer with impurities through a plasma doping process; and filling the channel trench with a second channel layer.

摘要翻译： 一种用于制造垂直通道型非易失性存储器件的方法，包括：在衬底上交替堆叠多个层间绝缘层和多个栅电极导电层; 蚀刻层间绝缘层和栅电极导电层以形成暴露衬底的沟槽; 在包括沟道沟槽的所得结构上形成未掺杂的第一沟道层; 通过等离子体掺杂工艺对具有杂质的第一沟道层进行掺杂; 以及用第二通道层填充沟槽。

公开(公告)号：US08847300B2

公开(公告)日：2014-09-30

申请号：US12640491

申请日：2009-12-17

申请人： Sung-Jin Whang ,  Moon-Sig Joo ,  Kwon Hong ,  Jung-Yeon Lim ,  Won-Kyu Kim ,  Bo-Min Seo ,  Kyoung-Eun Chang

发明人： Sung-Jin Whang ,  Moon-Sig Joo ,  Kwon Hong ,  Jung-Yeon Lim ,  Won-Kyu Kim ,  Bo-Min Seo ,  Kyoung-Eun Chang

IPC分类号： H01L29/76 ,  H01L29/788 ,  H01L27/108 ,  H01L29/423 ,  H01L21/28 ,  H01L23/00 ,  H01L21/321 ,  H01L29/41

CPC分类号： H01L21/28518 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/321 ,  H01L21/7685 ,  H01L24/02 ,  H01L27/10873 ,  H01L29/413 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/7881 ,  H01L2224/0401 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/04941 ,  H01L2924/12032 ,  H01L2924/00

摘要： A semiconductor device including a conductive layer, a diffusion barrier layer formed over the conductive layer, including a refractory metal compound, and acquired after a surface treatment, and a metal silicide layer formed over the diffusion barrier layer. The adhesion between a diffusion barrier layer and a metal silicide layer may be improved by increasing the surface energy of the diffusion barrier layer through a surface treatment. Therefore, although the metal silicide layer is fused in a high-temperature process, it is possible to prevent a void from being caused at the interface between the diffusion barrier layer and the metal silicide layer. Moreover, it is possible to increase the adhesion between a conductive layer and the diffusion barrier layer by increasing the surface energy of the conductive layer through the surface treatment.

摘要翻译： 一种半导体器件，包括导电层，形成在导电层上的扩散阻挡层，包括难熔金属化合物，并在表面处理之后获得，以及形成在扩散阻挡层上的金属硅化物层。 通过表面处理增加扩散阻挡层的表面能，可以改善扩散阻挡层和金属硅化物层之间的粘合性。 因此，尽管金属硅化物层在高温工艺中熔合，但是可以防止在扩散阻挡层和金属硅化物层之间的界面处产生空隙。 此外，通过表面处理增加导电层的表面能，可以增加导电层与扩散阻挡层之间的粘合性。

公开(公告)号：US08349689B2

公开(公告)日：2013-01-08

申请号：US12850765

申请日：2010-08-05

申请人： Ki-Hong Lee ,  Moon-Sig Joo ,  Kwon Hong

发明人： Ki-Hong Lee ,  Moon-Sig Joo ,  Kwon Hong

IPC分类号： H01L21/336 ,  H01L21/8247

CPC分类号： H01L29/792 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

摘要： A non-volatile memory device includes a pair of columnar cell channels vertically extending from a substrate, a doped pipe channel arranged to couple lower ends of the pair of columnar cell channels, insulation layers over the substrate in which the doped pipe channel is buried, memory layers arranged to surround side surfaces of the columnar cell channels, and control gate electrodes arranged to surround the memory layers.

摘要翻译： 非易失性存储器件包括从衬底垂直延伸的一对柱状单元通道，布置成耦合该对柱状单元通道的下端的掺杂管道，在其上埋入掺杂管道的衬底上的绝缘层， 布置成围绕柱状单元通道的侧表面的存储层以及布置成围绕存储层的控制栅电极。

公开(公告)号：US08331149B2

公开(公告)日：2012-12-11

申请号：US12781926

申请日：2010-05-18

申请人： Won-Joon Choi ,  Moon-Sig Joo ,  Ki-Hong Lee ,  Beom-Yong Kim ,  Jun-Yeol Cho ,  Young-Wook Lee

发明人： Won-Joon Choi ,  Moon-Sig Joo ,  Ki-Hong Lee ,  Beom-Yong Kim ,  Jun-Yeol Cho ,  Young-Wook Lee

IPC分类号： G11C16/04

CPC分类号： G11C16/0466 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/785 ,  H01L29/7881 ,  H01L29/792 ,  H01L29/7926

摘要： A 3D nonvolatile memory device includes: a plurality of channel structures including a plurality of channel layers and interlayer dielectric layers, which are alternately stacked, and extended in a first direction; a plurality of word lines extended in a second direction at least substantially perpendicular to the first direction; a plurality of row select lines connected to the plurality of channel layers, respectively, and extended in the second direction; and a plurality of column select lines connected to the plurality of channel structures, respectively, and extended in the first direction.

摘要翻译： 3D非易失性存储器件包括：多个沟道结构，包括多个沟道层和层间电介质层，其交替堆叠并沿第一方向延伸; 多个字线在至少基本上垂直于第一方向的第二方向上延伸; 多个行选择线分别连接到多个通道层，并沿第二方向延伸; 以及分别连接到所述多个通道结构并沿所述第一方向延伸的多个列选择线。

公开(公告)号：US08241974B2

公开(公告)日：2012-08-14

申请号：US13166273

申请日：2011-06-22

申请人： Heung-Jae Cho ,  Moon-Sig Joo ,  Yong-Soo Kim ,  Won-Joon Choi

发明人： Heung-Jae Cho ,  Moon-Sig Joo ,  Yong-Soo Kim ,  Won-Joon Choi

IPC分类号： H01L21/8238

CPC分类号： H01L21/28282 ,  H01L21/28273

摘要： A nonvolatile memory device with a blocking layer controlling the transfer of electric charges in a charge storage layer includes the blocking layer having a first blocking layer in contact with the charge storage layer and a second blocking layer over the first blocking layer, wherein the first blocking layer has a greater energy band gap than the second blocking layer and the second blocking layer has a greater permittivity than the first blocking layer.

摘要翻译： 具有控制电荷存储层中的电荷转移的阻挡层的非易失性存储器件包括具有与电荷存储层接触的第一阻挡层和第一阻挡层上的第二阻挡层的阻挡层，其中第一阻塞 层具有比第二阻挡层更大的能带隙，并且第二阻挡层具有比第一阻挡层更大的介电常数。

公开(公告)号：US20110291176A1

公开(公告)日：2011-12-01

申请号：US12850765

申请日：2010-08-05

申请人： Ki-Hong Lee ,  Moon-Sig Joo ,  Kwon Hong

发明人： Ki-Hong Lee ,  Moon-Sig Joo ,  Kwon Hong

IPC分类号： H01L29/792 ,  H01L21/28

CPC分类号： H01L29/792 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

摘要： A non-volatile memory device includes a pair of columnar cell channels vertically extending from a substrate, a doped pipe channel arranged to couple lower ends of the pair of columnar cell channels, insulation layers over the substrate in which the doped pipe channel is buried, memory layers arranged to surround side surfaces of the columnar cell channels, and control gate electrodes arranged to surround the memory layers.

摘要翻译： 非易失性存储器件包括从衬底垂直延伸的一对柱状单元通道，布置成耦合该对柱状单元通道的下端的掺杂管道，在其上埋入掺杂管道的衬底上的绝缘层， 布置成围绕柱状单元通道的侧表面的存储层以及布置成围绕存储层的控制栅电极。

公开(公告)号：US20110058418A1

公开(公告)日：2011-03-10

申请号：US12781926

申请日：2010-05-18

申请人： Won-Joon CHOI ,  Moon-Sig Joo ,  Ki-Hong Lee ,  Beom-Yong Kim ,  Jun-Yeol Cho ,  Young-Wook Lee

发明人： Won-Joon CHOI ,  Moon-Sig Joo ,  Ki-Hong Lee ,  Beom-Yong Kim ,  Jun-Yeol Cho ,  Young-Wook Lee

IPC分类号： G11C16/04 ,  H01L29/66 ,  H01L21/336

CPC分类号： G11C16/0466 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/785 ,  H01L29/7881 ,  H01L29/792 ,  H01L29/7926

摘要： A 3D nonvolatile memory device includes: a plurality of channel structures including a plurality of channel layers and interlayer dielectric layers, which are alternately stacked, and extended in a first direction; a plurality of word lines extended in a second direction at least substantially perpendicular to the first direction; a plurality of row select lines connected to the plurality of channel layers, respectively, and extended in the second direction; and a plurality of column select lines connected to the plurality of channel structures, respectively, and extended in the first direction.

摘要翻译： 3D非易失性存储器件包括：多个沟道结构，包括多个沟道层和层间电介质层，其交替堆叠并沿第一方向延伸; 多个字线在至少基本上垂直于第一方向的第二方向上延伸; 多个行选择线分别连接到多个通道层，并沿第二方向延伸; 以及分别连接到所述多个通道结构并沿所述第一方向延伸的多个列选择线。