公开(公告)号：US20110318850A1

公开(公告)日：2011-12-29

申请号：US13225745

申请日：2011-09-06

申请人： John S. Guzek ,  Mahadevan Suryakumar ,  Hamid R. Azimi

发明人： John S. Guzek ,  Mahadevan Suryakumar ,  Hamid R. Azimi

IPC分类号： H01L21/66

CPC分类号： H01L23/49833 ,  H01L22/14 ,  H01L22/20 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2224/0401

摘要： A microelectronic package includes a first substrate (120) having a first surface area (125) and a second substrate (130) having a second surface area (135). The first substrate includes a first set of interconnects (126) having a first pitch (127) at a first surface (121) and a second set of interconnects (128) having a second pitch (129) at a second surface (222). The second substrate is coupled to the first substrate using the second set of interconnects and includes a third set of interconnects (236) having a third pitch (237) and internal electrically conductive layers (233, 234) connected to each other with a microvia (240). The first pitch is smaller than the second pitch, the second pitch is smaller than the third pitch, and the first surface area is smaller than the second surface area.

摘要翻译： 微电子封装包括具有第一表面区域（125）的第一衬底（120）和具有第二表面区域（135）的第二衬底（130）。 第一衬底包括在第一表面处具有第一间距（127）的第一组互连（126）和在第二表面（222）处具有第二间距（129）的第二组互连（128）。 第二衬底使用第二组互连件耦合到第一衬底，并且包括具有第三间距（237）和第三组互连（236）的第三组互连（236），并且内部导电层（233,234）以微孔（ 240）。 第一间距小于第二间距，第二间距小于第三间距，第一表面积小于第二表面积。

公开(公告)号：US20120005887A1

公开(公告)日：2012-01-12

申请号：US13238009

申请日：2011-09-21

申请人： Russell Mortensen ,  Mahadevan Suryakumar

发明人： Russell Mortensen ,  Mahadevan Suryakumar

IPC分类号： H05K3/00

CPC分类号： H01L23/49822 ,  C25D1/00 ,  C25D1/003 ,  C25D5/022 ,  C25D7/12 ,  H01L23/13 ,  H01L23/49827 ,  H01L23/49838 ,  H01L2224/16 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2924/19106 ,  Y10T29/49124 ,  H01L2224/0401

摘要： A coreless substrate includes a stiffener material (110, 210, 620) having a plated via (120, 320) formed therein, an electrically insulating material (130, 230, 830) above the stiffener material, and an electrically conductive material (140, 240, 840) in the electrically insulating layer. In the same or another embodiment, a package for a microelectronic device includes a stiffener material layer (115, 215, 615) having plated vias (120, 320) formed therein and further having a recess (118, 218) therein, build-up layers (150, 350, 850) over the stiffener material layer, and a die (370) attached over the build-up layers. The stiffener material layer and the build-up layers form a coreless substrate (100, 380, 910, 920) of the package. The coreless substrate has a surface (381), and the die covers less than all of the surface of the coreless substrate such that the surface has at least one exposed region (382).

摘要翻译： 无芯衬底包括其中形成有电镀通孔（120,320）的加强材料（110,210,620），加强材料上方的电绝缘材料（130,230,830），以及导电材料（140， 240，840）。 在相同或另一个实施例中，一种用于微电子器件的封装包括：加强材料层（115,215,615），其具有在其中形成的电镀通孔（120,320），并且还具有其中的凹部（118,218），积聚 加强材料层上的层（150,350,850）以及附着在积层上的模具（370）。 加强材料层和堆积层形成封装的无芯衬底（100,380,910,920）。 无芯基板具有表面（381），并且模具覆盖小于无芯基板的所有表面，使得表面具有至少一个暴露区域（382）。

公开(公告)号：US20080157313A1

公开(公告)日：2008-07-03

申请号：US11648215

申请日：2006-12-29

申请人： Sriram Dattaguru ,  Mahadevan Suryakumar ,  Thomas S. Dory

发明人： Sriram Dattaguru ,  Mahadevan Suryakumar ,  Thomas S. Dory

IPC分类号： H01G4/35 ,  H01G4/40

CPC分类号： H01G4/38 ,  H01G4/232 ,  H01G4/30 ,  H01G4/40 ,  H01L23/50 ,  H01L2224/16225 ,  H01L2224/16265 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/15313 ,  H01L2924/19106 ,  H01L2224/0401

摘要： In some embodiments, an array capacitor for decoupling multiple voltages is presented. In this regard, an array capacitor is introduced having two electrically isolated capacitor regions. Other embodiments are also disclosed and claimed.

摘要翻译： 在一些实施例中，呈现用于去耦多个电压的阵列电容器。 在这方面，引入具有两个电隔离电容器区域的阵列电容器。 还公开并要求保护其他实施例。

公开(公告)号：US07152313B2

公开(公告)日：2006-12-26

申请号：US10723414

申请日：2003-11-26

申请人： Dustin P. Wood ,  Mark E. Thurston ,  Mahadevan Suryakumar

发明人： Dustin P. Wood ,  Mark E. Thurston ,  Mahadevan Suryakumar

IPC分类号： H05K3/38

CPC分类号： H05K1/0224 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/50 ,  H01L2924/0002 ,  H05K1/0225 ,  H05K1/0253 ,  H05K2201/09236 ,  H05K2201/093 ,  H05K2201/09672 ,  H05K2201/09681 ,  H05K2201/0969 ,  H05K2201/2072 ,  Y10T29/49126 ,  Y10T29/49155 ,  Y10T156/1309 ,  H01L2924/00

摘要： In some embodiments, an article of manufacture includes a metal layer and a first dielectric layer in contact with a first face of the metal layer. The article of manufacture also includes a second dielectric layer in contact with a second face of the metal layer. The second face of the metal layer is opposite to the first face of the metal layer. The metal layer may be a continuous sheet having slots formed therein to allow the first and second dielectric layers to adhere to each other by way of the slots.

摘要翻译： 在一些实施例中，制品包括与金属层的第一面接触的金属层和第一电介质层。 制品还包括与金属层的第二面接触的第二电介质层。 金属层的第二面与金属层的第一面相反。 金属层可以是具有形成在其中的槽的连续片，以允许第一和第二电介质层通过槽彼此粘合。

公开(公告)号：US08227706B2

公开(公告)日：2012-07-24

申请号：US12347600

申请日：2008-12-31

申请人： Mihir Roy ,  Mahadevan Suryakumar ,  Yonggang Li

发明人： Mihir Roy ,  Mahadevan Suryakumar ,  Yonggang Li

IPC分类号： H05K1/11

CPC分类号： H01L21/76877 ,  H01L21/50 ,  H01L2224/16225 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/15311 ,  H05K1/0222 ,  H05K3/4046 ,  H05K3/42 ,  H05K3/4602 ,  H05K2201/09809 ,  H05K2201/09827 ,  H05K2201/10265 ,  H05K2201/10287 ,  H01L2224/0401

摘要： In some embodiments, coaxial plated through holes (PTH) for robust electrical performance are presented. In this regard, an apparatus is introduced comprising an integrated circuit device and a substrate coupled with the integrated circuit device, wherein the substrate includes: a plated through hole, the plated through hole filled with dielectric material and a coaxial copper wire, and conductive traces to separately route the plated through hole and the coaxial copper wire. Other embodiments are also disclosed and claimed.

摘要翻译： 在一些实施例中，呈现用于鲁棒电性能的同轴电镀通孔（PTH）。 在这方面，引入了包括集成电路器件和与集成电路器件耦合的衬底的器件，其中衬底包括：电镀通孔，填充有介电材料的电镀通孔和同轴铜线，以及导电迹线 以分开布线电镀通孔和同轴铜线。 还公开并要求保护其他实施例。

公开(公告)号：US20050111207A1

公开(公告)日：2005-05-26

申请号：US10723414

申请日：2003-11-26

申请人： Dustin Wood ,  Mark Thurston ,  Mahadevan Suryakumar

发明人： Dustin Wood ,  Mark Thurston ,  Mahadevan Suryakumar

IPC分类号： H01L23/498 ,  H01L23/50 ,  H05K1/02 ,  H05K1/03

CPC分类号： H05K1/0224 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/50 ,  H01L2924/0002 ,  H05K1/0225 ,  H05K1/0253 ,  H05K2201/09236 ,  H05K2201/093 ,  H05K2201/09672 ,  H05K2201/09681 ,  H05K2201/0969 ,  H05K2201/2072 ,  Y10T29/49126 ,  Y10T29/49155 ,  Y10T156/1309 ,  H01L2924/00

摘要： In some embodiments, an article of manufacture includes a metal layer and a first dielectric layer in contact with a first face of the metal layer. The article of manufacture also includes a second dielectric layer in contact with a second face of the metal layer. The second face of the metal layer is opposite to the first face of the metal layer. The metal layer may be a continuous sheet having slots formed therein to allow the first and second dielectric layers to adhere to each other by way of the slots.

摘要翻译： 在一些实施例中，制品包括与金属层的第一面接触的金属层和第一电介质层。 制品还包括与金属层的第二面接触的第二电介质层。 金属层的第二面与金属层的第一面相反。 金属层可以是具有形成在其中的槽的连续片，以允许第一和第二电介质层通过槽彼此粘合。

公开(公告)号：US20100073894A1

公开(公告)日：2010-03-25

申请号：US12284542

申请日：2008-09-22

申请人： Russell Mortensen ,  Mahadevan Suryakumar

发明人： Russell Mortensen ,  Mahadevan Suryakumar

IPC分类号： H01R12/06 ,  H01L23/12 ,  C25D5/02

CPC分类号： H01L23/49822 ,  C25D1/00 ,  C25D1/003 ,  C25D5/022 ,  C25D7/12 ,  H01L23/13 ,  H01L23/49827 ,  H01L23/49838 ,  H01L2224/16 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/15159 ,  H01L2924/15311 ,  H01L2924/19106 ,  Y10T29/49124 ,  H01L2224/0401

摘要： A coreless substrate includes a stiffener material (110, 210, 620) having a plated via (120, 320) formed therein, an electrically insulating material (130, 230, 830) above the stiffener material, and an electrically conductive material (140, 240, 840) in the electrically insulating layer. In the same or another embodiment, a package for a microelectronic device includes a stiffener material layer (115, 215, 615) having plated vias (120, 320) formed therein and further having a recess (118, 218) therein, build-up layers (150, 350, 850) over the stiffener material layer, and a die (370) attached over the build-up layers. The stiffener material layer and the build-up layers form a coreless substrate (100, 380, 910, 920) of the package. The coreless substrate has a surface (381), and the die covers less than all of the surface of the coreless substrate such that the surface has at least one exposed region (382).

摘要翻译： 无芯衬底包括其中形成有电镀通孔（120,320）的加强材料（110,210,620），加强材料上方的电绝缘材料（130,230,830），以及导电材料（140， 240，840）。 在相同或另一个实施例中，一种用于微电子器件的封装包括：加强材料层（115,215,615），其具有在其中形成的电镀通孔（120,320），并且还具有其中的凹部（118,218），积聚 加强材料层上的层（150,350,850）以及附着在积层上的模具（370）。 加强材料层和堆积层形成封装的无芯衬底（100,380,910,920）。 无芯基板具有表面（381），并且模具覆盖小于无芯基板的所有表面，使得表面具有至少一个暴露区域（382）。

公开(公告)号：US07586192B2

公开(公告)日：2009-09-08

申请号：US11085970

申请日：2005-03-21

申请人： Mahadevan Suryakumar

发明人： Mahadevan Suryakumar

IPC分类号： H01L23/34

CPC分类号： H01L23/66 ,  H01L2223/6627 ,  H01L2924/0002 ,  H01L2924/1903 ,  H01P1/203 ,  H01P3/088 ,  H05K1/0216 ,  H05K1/0242 ,  H05K1/0245 ,  H05K2201/09236 ,  H05K2201/09781 ,  H01L2924/00

摘要： An apparatus for routing a high-speed signal is disclosed, having a signal router and a plurality of projections extending therefrom. The projections are separated from each other by a distance between about 0.25 and 0.125 of λgo, wherein λgo is a guide wavelength at cut-off frequency of the first signal transmitting element.

摘要翻译： 公开了一种用于路由高速信号的装置，其具有信号路由器和从其延伸的多个突起。 这些突起彼此分开距离为lambdago的大约0.25和0.125之间，其中lambdago是第一信号发射元件截止频率处的引导波长。

公开(公告)号：US20070231951A1

公开(公告)日：2007-10-04

申请号：US11393071

申请日：2006-03-29

申请人： Mahadevan Suryakumar

发明人： Mahadevan Suryakumar

IPC分类号： H01L21/00

CPC分类号： H01L21/4857 ,  H01L23/3675 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/66 ,  H01L2223/6627 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2924/09701 ,  H01L2924/15311 ,  H01L2924/16152 ,  H01L2924/19032 ,  H01L2924/3025 ,  H01L2924/00

摘要： An embodiment of the present invention is a technique to fabricate a package. Signals are routed in a signal layer on top of a substrate. Contacts are formed between the routed signals. The contacts are connected to a ground layer. A conductive layer is deposited, by surface mounting, on the substrate to connect to the contacts.

摘要翻译： 本发明的一个实施例是一种制造包装的技术。 信号在基板顶部的信号层中路由。 在路由信号之间形成触点。 触点连接到接地层。 通过表面安装将导电层沉积在基板上以连接到触点。

公开(公告)号：US20130189812A1

公开(公告)日：2013-07-25

申请号：US13555938

申请日：2012-07-23

申请人： Mihir Roy ,  Mahadevan Suryakumar ,  Yonggang Li

发明人： Mihir Roy ,  Mahadevan Suryakumar ,  Yonggang Li

IPC分类号： H01L21/768 ,  H01L21/50

CPC分类号： H01L21/76877 ,  H01L21/50 ,  H01L2224/16225 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/15311 ,  H05K1/0222 ,  H05K3/4046 ,  H05K3/42 ,  H05K3/4602 ,  H05K2201/09809 ,  H05K2201/09827 ,  H05K2201/10265 ,  H05K2201/10287 ,  H01L2224/0401

摘要： In some embodiments, coaxial plated through holes (PTH) for robust electrical performance are presented. in this regard, an apparatus is introduced comprising an integrated circuit device and a substrate coupled with the integrated circuit device, wherein the substrate includes: a plated through hole, the plated through hole filled with dielectric material and a coaxial copper wire, and conductive traces to separately route the plated through hole and the coaxial copper wire. Other embodiments are also disclosed.

摘要翻译： 在一些实施例中，呈现用于鲁棒电性能的同轴电镀通孔（PTH）。 在这方面，引入了包括集成电路器件和与集成电路器件耦合的衬底的器件，其中衬底包括：电镀通孔，填充有介电材料的电镀通孔和同轴铜线，以及导电迹线 以分开布线电镀通孔和同轴铜线。 还公开了其他实施例。