公开(公告)号：US08587018B2

公开(公告)日：2013-11-19

申请号：US13167878

申请日：2011-06-24

申请人： Shouli Steve Hsia ,  Chih-Kuang Yu ,  Ken Wen-Chien Fu ,  Hung-Yi Kuo ,  Hung-Chao Kao ,  Ming-Feng Wu ,  Fu-Chih Yang

发明人： Shouli Steve Hsia ,  Chih-Kuang Yu ,  Ken Wen-Chien Fu ,  Hung-Yi Kuo ,  Hung-Chao Kao ,  Ming-Feng Wu ,  Fu-Chih Yang

IPC分类号： H01L33/00

CPC分类号： H01L33/0008 ,  H01L27/15 ,  H01L33/0004 ,  H01L33/005 ,  H01L33/62

摘要： A light emitting diode (LED) structure comprises a first dopant region, a dielectric layer on top of the first dopant region, a bond pad layer on top of a first portion the dielectric layer, and an LED layer having a first LED region and a second LED region. The bond pad layer is electrically connected to the first dopant region. The first LED region is electrically connected to the bond pad layer.

摘要翻译： 发光二极管（LED）结构包括第一掺杂区域，位于第一掺杂区域顶部的电介质层，介电层第一部分顶部的接合焊盘层，以及具有第一LED区域和 第二LED区域。 接合焊盘层电连接到第一掺杂区域。 第一LED区域电连接到接合焊盘层。

公开(公告)号：US09165839B2

公开(公告)日：2015-10-20

申请号：US13418538

申请日：2012-03-13

申请人： King-Yuen Wong ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Po-Chih Chen

发明人： King-Yuen Wong ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Po-Chih Chen

IPC分类号： H01L29/778 ,  H01L21/8252 ,  H01L29/66 ,  H01L29/10 ,  H01L27/06 ,  H01L27/02 ,  H01L29/20

CPC分类号： H01L27/0255 ,  H01L21/02381 ,  H01L21/0254 ,  H01L21/26513 ,  H01L21/26546 ,  H01L21/30612 ,  H01L21/76877 ,  H01L21/76898 ,  H01L21/8252 ,  H01L21/8258 ,  H01L23/5226 ,  H01L27/0605 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/6609 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/861

摘要： The present disclosure provides a semiconductor device. The semiconductor device includes a silicon substrate. A first III-V compound layer is disposed over the silicon substrate. A second III-V compound layer is disposed over the first III-V compound layer. The semiconductor device includes a transistor disposed over the first III-V compound layer and partially in the second III-V compound layer. The semiconductor device includes a diode disposed in the silicon substrate. The semiconductor device includes a via coupled to the diode and extending through at least the first III-V compound layer. The via is electrically coupled to the transistor or disposed adjacent to the transistor.

摘要翻译： 本发明提供一种半导体器件。 半导体器件包括硅衬底。 第一III-V化合物层设置在硅衬底上。 第二III-V化合物层设置在第一III-V化合物层上。 半导体器件包括设置在第一III-V化合物层上并部分地在第二III-V化合物层中的晶体管。 半导体器件包括设置在硅衬底中的二极管。 半导体器件包括连接到二极管并延伸穿过至少第一III-V复合层的通孔。 通孔电耦合到晶体管或与晶体管相邻设置。

公开(公告)号：US09111905B2

公开(公告)日：2015-08-18

申请号：US13434431

申请日：2012-03-29

申请人： Fu-Wei Yao ,  Chen-Ju Yu ,  King-Yuen Wong ,  Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Chun Lin Tsai

发明人： Fu-Wei Yao ,  Chen-Ju Yu ,  King-Yuen Wong ,  Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Chun Lin Tsai

IPC分类号： H01L29/66 ,  H01L29/417 ,  H01L29/778 ,  H01L29/08

CPC分类号： H01L29/452 ,  H01L21/0254 ,  H01L21/02543 ,  H01L21/02546 ,  H01L21/28575 ,  H01L29/0843 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/41725 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787

摘要： A high electron mobility transistor (HEMT) includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. A carrier channel is located between the first III-V compound layer and the second III-V compound layer. A salicide source feature and a salicide drain feature are in contact with the first III-V compound layer through the second III-V compound layer. A gate electrode is disposed over a portion of the second III-V compound layer between the salicide source feature and the salicide drain feature.

摘要翻译： 高电子迁移率晶体管（HEMT）包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 载体通道位于第一III-V化合物层和第二III-V化合物层之间。 自杀剂源特征和自杀物排放特征通过第二III-V化合物层与第一III-V化合物层接触。 栅极电极设置在第一III-V化合物层的一部分之间，位于自对准硅化物源特征和自对准硅化物漏极特征之间。

公开(公告)号：US08921893B2

公开(公告)日：2014-12-30

申请号：US13309048

申请日：2011-12-01

申请人： Chen-Ju Yu ,  Chih-Wen Hsiung ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang

发明人： Chen-Ju Yu ,  Chih-Wen Hsiung ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang

IPC分类号： H01L29/788 ,  H01L29/778 ,  H01L29/66

CPC分类号： H01L29/0661 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02631 ,  H01L21/30621 ,  H01L21/3065 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7786 ,  H01L29/7787

摘要： A circuit structure includes a substrate, an unintentionally doped gallium nitride (UID GaN) layer over the substrate, a donor-supply layer over the UID GaN layer, a gate structure, a drain, and a source over the donor-supply layer. A number of islands are over the donor-supply layer between the gate structure and the drain. The gate structure disposed between the drain and the source. The gate structure is adjoins at least a portion of one of the islands and/or partially disposed over at least a portion of at least one of the islands.

摘要翻译： 电路结构包括衬底，衬底上的无意掺杂的氮化镓（UID GaN）层，UID GaN层上的施主供体层，在供体层上的栅极结构，漏极和源极。 栅极结构和漏极之间的供体层上方有许多岛。 栅极结构设置在漏极和源极之间。 栅极结构邻接岛中的一个岛的至少一部分和/或部分地设置在岛中的至少一个岛的至少一部分上。

公开(公告)号：US08786050B2

公开(公告)日：2014-07-22

申请号：US13100714

申请日：2011-05-04

申请人： Ru-Yi Su ,  Fu-Chih Yang ,  Chun Lin Tsai ,  Chih-Chang Cheng ,  Ruey-Hsin Liu

发明人： Ru-Yi Su ,  Fu-Chih Yang ,  Chun Lin Tsai ,  Chih-Chang Cheng ,  Ruey-Hsin Liu

IPC分类号： H01L21/02

CPC分类号： H01L28/20 ,  H01L27/0207 ,  H01L27/0802

摘要： Provided is a high voltage semiconductor device. The semiconductor device includes a doped well located in a substrate that is oppositely doped. The semiconductor device includes a dielectric structure located on the doped well. A portion of the doped well adjacent the dielectric structure has a higher doping concentration than a remaining portion of the doped well. The semiconductor device includes an elongate polysilicon structure located on the dielectric structure. The elongate polysilicon structure has a length L. The portion of the doped well adjacent the dielectric structure is electrically coupled to a segment of the elongate polysilicon structure that is located away from a midpoint of the elongate polysilicon structure by a predetermined distance that is measured along the elongate polysilicon structure. The predetermined distance is in a range from about 0*L to about 0.1*L.

摘要翻译： 提供高压半导体器件。 半导体器件包括位于衬底中的相对掺杂的掺杂阱。 半导体器件包括位于掺杂阱上的电介质结构。 邻近电介质结构的掺杂阱的一部分具有比掺杂阱的剩余部分更高的掺杂浓度。 半导体器件包括位于电介质结构上的细长多晶硅结构。 细长多晶硅结构具有长度L.与电介质结构相邻的掺杂阱的部分电耦合到细长多晶硅结构的段，其远离细长多晶硅结构的中点远离所测量的预定距离 细长多晶硅结构。 预定距离在从大约0 * L到大约0.1 * L的范围内。

公开(公告)号：US08704279B2

公开(公告)日：2014-04-22

申请号：US13481462

申请日：2012-05-25

申请人： Jen-Hao Yeh ,  Chih-Chang Cheng ,  Ru-Yi Su ,  Ker Hsiao Huo ,  Po-Chih Chen ,  Fu-Chih Yang ,  Chun Lin Tsai

发明人： Jen-Hao Yeh ,  Chih-Chang Cheng ,  Ru-Yi Su ,  Ker Hsiao Huo ,  Po-Chih Chen ,  Fu-Chih Yang ,  Chun Lin Tsai

IPC分类号： H01L29/80

CPC分类号： H01L29/7832 ,  H01L29/0692 ,  H01L29/404 ,  H01L29/41758 ,  H01L29/42356 ,  H01L29/66893 ,  H01L29/66901 ,  H01L29/808 ,  H03K17/223

摘要： A device includes a buried well region and a first HVW region of the first conductivity, and an insulation region over the first HVW region. A drain region of the first conductivity type is disposed on a first side of the insulation region and in a top surface region of the first HVW region. A first well region and a second well region of a second conductivity type opposite the first conductivity type are on the second side of the insulation region. A second HVW region of the first conductivity type is disposed between the first and the second well regions, wherein the second HVW region is connected to the buried well region. A source region of the first conductivity type is in a top surface region of the second HVW region, wherein the source region, the drain region, and the buried well region form a JFET.

摘要翻译： 一种器件包括掩埋阱区和第一导电性的第一HVW区，以及位于第一HVW区上的绝缘区。 第一导电类型的漏极区域设置在绝缘区域的第一侧和第一HVW区域的顶表面区域中。 与第一导电类型相反的第二导电类型的第一阱区和第二阱区在绝缘区的第二侧上。 第一导电类型的第二HVW区域设置在第一和第二阱区域之间，其中第二HVW区域连接到掩埋阱区域。 第一导电类型的源极区域位于第二HVW区域的顶表面区域中，其中源极区域，漏极区域和掩埋阱区域形成JFET。

公开(公告)号：US08624322B1

公开(公告)日：2014-01-07

申请号：US13551262

申请日：2012-07-17

申请人： Ru-Yi Su ,  Fu-Chih Yang ,  Chun Lin Tsai ,  Ker Hsiao Huo ,  Jen-Hao Yeh ,  Chun-Wei Hsu

发明人： Ru-Yi Su ,  Fu-Chih Yang ,  Chun Lin Tsai ,  Ker Hsiao Huo ,  Jen-Hao Yeh ,  Chun-Wei Hsu

IPC分类号： H01L23/62 ,  H01L21/8234

CPC分类号： H01L27/0629

摘要： Provided is a high voltage semiconductor device. The high voltage semiconductor device includes a transistor having a gate, a source, and a drain. The source and the drain are formed in a doped substrate and are separated by a drift region of the substrate. The gate is formed over the drift region and between the source and the drain. The transistor is configured to handle high voltage conditions that are at least a few hundred volts. The high voltage semiconductor device includes a dielectric structure formed between the source and the drain of the transistor. The dielectric structure protrudes into and out of the substrate. Different parts of the dielectric structure have uneven thicknesses. The high voltage semiconductor device includes a resistor formed over the dielectric structure. The resistor has a plurality of winding segments that are substantially evenly spaced apart.

摘要翻译： 提供高压半导体器件。 高电压半导体器件包括具有栅极，源极和漏极的晶体管。 源极和漏极形成在掺杂衬底中并且由衬底的漂移区域分离。 栅极形成在漂移区域上以及源极和漏极之间。 晶体管被配置为处理至少几百伏特的高电压条件。 高电压半导体器件包括在晶体管的源极和漏极之间形成的电介质结构。 电介质结构突出进出基板。 电介质结构的不同部分具有不均匀的厚度。 高电压半导体器件包括在电介质结构上形成的电阻器。 电阻器具有大致均匀间隔开的多个绕组段。

公开(公告)号：US20130313617A1

公开(公告)日：2013-11-28

申请号：US13481462

申请日：2012-05-25

申请人： Jen-Hao Yeh ,  Chih-Chang Cheng ,  Ru-Yi Su ,  Ker Hsiao Huo ,  Po-Chih Chen ,  Fu-Chih Yang ,  Chun Lin Tsai

发明人： Jen-Hao Yeh ,  Chih-Chang Cheng ,  Ru-Yi Su ,  Ker Hsiao Huo ,  Po-Chih Chen ,  Fu-Chih Yang ,  Chun Lin Tsai

IPC分类号： H01L29/80

CPC分类号： H01L29/7832 ,  H01L29/0692 ,  H01L29/404 ,  H01L29/41758 ,  H01L29/42356 ,  H01L29/66893 ,  H01L29/66901 ,  H01L29/808 ,  H03K17/223

摘要： A device includes a buried well region and a first HVW region of the first conductivity, and an insulation region over the first HVW region. A drain region of the first conductivity type is disposed on a first side of the insulation region and in a top surface region of the first HVW region. A first well region and a second well region of a second conductivity type opposite the first conductivity type are on the second side of the insulation region. A second HVW region of the first conductivity type is disposed between the first and the second well regions, wherein the second HVW region is connected to the buried well region. A source region of the first conductivity type is in a top surface region of the second HVW region, wherein the source region, the drain region, and the buried well region form a JFET.

摘要翻译： 一种器件包括掩埋阱区和第一导电性的第一HVW区，以及位于第一HVW区上的绝缘区。 第一导电类型的漏极区域设置在绝缘区域的第一侧和第一HVW区域的顶表面区域中。 与第一导电类型相反的第二导电类型的第一阱区和第二阱区在绝缘区的第二侧上。 第一导电类型的第二HVW区域设置在第一和第二阱区域之间，其中第二HVW区域连接到掩埋阱区域。 第一导电类型的源极区域位于第二HVW区域的顶表面区域中，其中源极区域，漏极区域和掩埋阱区域形成JFET。

公开(公告)号：US09379191B2

公开(公告)日：2016-06-28

申请号：US13338962

申请日：2011-12-28

申请人： Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chen-Ju Yu ,  Fu-Chih Yang ,  Chun Lin Tsai

发明人： Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chen-Ju Yu ,  Fu-Chih Yang ,  Chun Lin Tsai

IPC分类号： H01L29/267 ,  H01L29/43 ,  H01L29/66 ,  H01L29/778 ,  H01L29/417 ,  H01L29/10 ,  H01L29/20

CPC分类号： H01L29/66462 ,  H01L21/02271 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/267 ,  H01L29/41766 ,  H01L29/432 ,  H01L29/7786 ,  H01L2924/0002

摘要： A high electron mobility transistor (HEMT) includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. A carrier channel is located between the first III-V compound layer and the second III-V compound layer. A source feature and a drain feature are disposed on the second III-V compound layer. A p-type layer is disposed on a portion of the second III-V compound layer between the source feature and the drain feature. A gate electrode is disposed on the p-type layer. The gate electrode includes a refractory metal. A depletion region is disposed in the carrier channel and under the gate electrode.

摘要翻译： 高电子迁移率晶体管（HEMT）包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 载体通道位于第一III-V化合物层和第二III-V化合物层之间。 源特征和漏极特征设置在第二III-V复合层上。 p型层设置在源特征和漏极特征之间的第二III-V化合物层的一部分上。 栅电极设置在p型层上。 栅电极包括难熔金属。 耗尽区域设置在载流子通道中和栅电极下方。

公开(公告)号：US08946771B2

公开(公告)日：2015-02-03

申请号：US13292487

申请日：2011-11-09

申请人： Chih-Wen Hsiung ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Fu-Chih Yang

发明人： Chih-Wen Hsiung ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Fu-Chih Yang

IPC分类号： H01L31/102 ,  H01L29/66 ,  H01L29/778 ,  H01L29/20

CPC分类号： H01L29/66462 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/7787

摘要： The present disclosure relates to an enhancement mode gallium nitride (GaN) transistor device. The GaN transistor device has an electron supply layer located on top of a GaN layer. An etch stop layer (e.g., AlN) is disposed above the electron supply layer. A gate structure is formed on top of the etch stop layer, such that the bottom surface of the gate structure is located vertically above the etch stop layer. The position of etch stop layer in the GaN transistor device stack allows it to both enhance gate definition during processing (e.g., selective etching of the gate structure located on top of the AlN layer) and to act as a gate insulator that reduces gate leakage of the GaN transistor device.

摘要翻译： 本发明涉及增强型氮化镓（GaN）晶体管器件。 GaN晶体管器件具有位于GaN层顶部的电子供应层。 蚀刻停止层（例如，AlN）设置在电子供应层上方。 栅极结构形成在蚀刻停止层的顶部，使得栅极结构的底表面垂直位于蚀刻停止层上方。 GaN晶体管器件堆叠中的蚀刻停止层的位置允许其在处理期间增强栅极定义（例如，选择性蚀刻位于AlN层顶部的栅极结构），并且用作栅极绝缘体，以减小栅极泄漏 GaN晶体管器件。