公开(公告)号：US09041105B2

公开(公告)日：2015-05-26

申请号：US13553947

申请日：2012-07-20

申请人： William F. Clark, Jr. ,  Qizhi Liu ,  Robert M. Rassel ,  Yun Shi

发明人： William F. Clark, Jr. ,  Qizhi Liu ,  Robert M. Rassel ,  Yun Shi

IPC分类号： H01L27/088 ,  H01L27/12 ,  H01L21/84 ,  H01L21/265

CPC分类号： H01L27/1203 ,  H01L21/84

摘要： An Integrated Circuit (IC) and a method of making the same. In one embodiment, the IC includes: a substrate; a first semiconductor layer disposed on the substrate; a shallow trench isolation (STI) extending through the first semiconductor layer to within a portion of the substrate, the STI substantially separating a first n+ region and a second n+ region; and a gate disposed on a portion of the first semiconductor layer and connected to the STI, the gate including: a buried metal oxide (BOX) layer disposed on the first semiconductor layer and connected to the STI; a cap layer disposed on the BOX layer; and a p-type well component disposed within the first semiconductor layer and the substrate, the p-type well component connected to the second n+ region.

摘要翻译： 一种集成电路（IC）及其制造方法。 在一个实施例中，IC包括：衬底; 设置在所述基板上的第一半导体层; 在所述衬底的一部分内延伸穿过所述第一半导体层的浅沟槽隔离（STI），所述STI基本上分离第一n +区和第二n +区; 以及设置在所述第一半导体层的与所述STI连接的部分上的栅极，所述栅极包括：设置在所述第一半导体层上并连接到所述STI的掩埋金属氧化物（BOX）层; 设置在BOX层上的盖层; 以及设置在第一半导体层和衬底内的p型阱组件，p型阱组件连接到第二n +区。

公开(公告)号：US20140021547A1

公开(公告)日：2014-01-23

申请号：US13553947

申请日：2012-07-20

申请人： William F. Clark, JR. ,  Qizhi Liu ,  Robert M. Rassel ,  Yun Shi

发明人： William F. Clark, JR. ,  Qizhi Liu ,  Robert M. Rassel ,  Yun Shi

IPC分类号： H01L27/088 ,  H01L21/265

CPC分类号： H01L27/1203 ,  H01L21/84

摘要： An Integrated Circuit (IC) and a method of making the same. In one embodiment, the IC includes: a substrate; a first semiconductor layer disposed on the substrate; a shallow trench isolation (STI) extending through the first semiconductor layer to within a portion of the substrate, the STI substantially separating a first n+ region and a second n+ region; and a gate disposed on a portion of the first semiconductor layer and connected to the STI, the gate including: a buried metal oxide (BOX) layer disposed on the first semiconductor layer and connected to the STI; a cap layer disposed on the BOX layer; and a p-type well component disposed within the first semiconductor layer and the substrate, the p-type well component connected to the second n+ region.

摘要翻译： 一种集成电路（IC）及其制造方法。 在一个实施例中，IC包括：衬底; 设置在所述基板上的第一半导体层; 在所述衬底的一部分内延伸穿过所述第一半导体层的浅沟槽隔离（STI），所述STI基本上分离第一n +区和第二n +区; 以及设置在所述第一半导体层的与所述STI连接的部分上的栅极，所述栅极包括：设置在所述第一半导体层上并连接到所述STI的掩埋金属氧化物（BOX）层; 设置在BOX层上的盖层; 以及设置在第一半导体层和衬底内的p型阱组件，p型阱组件连接到第二n +区。

公开(公告)号：US08916440B2

公开(公告)日：2014-12-23

申请号：US13566404

申请日：2012-08-03

申请人： William F. Clark, Jr. ,  Qizhi Liu ,  John J. Pekarik ,  Yun Shi ,  Yanli Zhang

发明人： William F. Clark, Jr. ,  Qizhi Liu ,  John J. Pekarik ,  Yun Shi ,  Yanli Zhang

IPC分类号： H01L21/8234 ,  H01L21/8238 ,  H01L21/8249 ,  H01L21/336 ,  H01L29/40

CPC分类号： H01L27/0623 ,  H01L21/823418 ,  H01L21/8249 ,  H01L27/088 ,  H01L27/0922 ,  H01L29/04 ,  H01L29/161 ,  H01L29/402 ,  H01L29/45 ,  H01L29/66659 ,  H01L29/7302 ,  H01L29/735 ,  H01L29/78 ,  H01L29/7817 ,  H01L29/7835

摘要： Semiconductor structures and methods of manufacture are disclosed herein. Specifically, disclosed herein are methods of manufacturing a high-voltage metal-oxide-semiconductor field-effect transistor and respective structures. A method includes forming a field-effect transistor (FET) on a substrate in a FET region, forming a high-voltage FET (HVFET) on a dielectric stack over a over lightly-doped diffusion (LDD) drain in a HVFET region, and forming an NPN on the substrate in an NPN region.

摘要翻译： 本文公开了半导体结构和制造方法。 具体地，本文公开了制造高压金属氧化物半导体场效应晶体管和各种结构的方法。 一种方法包括在FET区域的衬底上形成场效应晶体管（FET），在HVFET区域中的过掺杂掺杂扩散（LDD）漏极上的介质堆叠上形成高电压FET（HVFET），以及 在NPN区域的基板上形成NPN。

公开(公告)号：US20130277753A1

公开(公告)日：2013-10-24

申请号：US13451806

申请日：2012-04-20

申请人： William F. Clark, JR. ,  Qizhi Liu ,  Robert Mark Rassel ,  Yun Shi

发明人： William F. Clark, JR. ,  Qizhi Liu ,  Robert Mark Rassel ,  Yun Shi

IPC分类号： H01L27/088 ,  G06F17/50 ,  H01L21/8249

CPC分类号： H01L21/84 ,  H01L21/8249 ,  H01L27/0623 ,  H01L27/1203

摘要： A BiCMOS device structure, method of manufacturing the same and design structure thereof are provided. The BiCMOS device structure includes a substrate having a layer of semiconductor material upon an insulating layer. The BiCMOS device structure further includes a bipolar junction transistor structure formed in a first region of the substrate having an extrinsic base layer formed at least partially from a portion of the layer of semiconductor material.

摘要翻译： 提供BiCMOS器件结构，其制造方法及其设计结构。 BiCMOS器件结构包括在绝缘层上具有半导体材料层的衬底。 BiCMOS器件结构还包括形成在衬底的第一区域中的双极结型晶体管结构，其具有至少部分地由半导体材料层的一部分形成的非本征基极层。

公开(公告)号：US08871600B2

公开(公告)日：2014-10-28

申请号：US13294760

申请日：2011-11-11

申请人： David L. Harame ,  Qizhi Liu ,  Robert M. Rassel

发明人： David L. Harame ,  Qizhi Liu ,  Robert M. Rassel

IPC分类号： H01L21/8222 ,  H01L29/47 ,  H01L27/07 ,  H01L29/66 ,  H01L29/732 ,  H01L29/872 ,  H01L29/08 ,  H01L29/161

CPC分类号： H01L29/0684 ,  H01L27/0766 ,  H01L29/0821 ,  H01L29/161 ,  H01L29/47 ,  H01L29/66143 ,  H01L29/66234 ,  H01L29/7322 ,  H01L29/872

摘要： Schottky barrier diodes, methods for fabricating Schottky barrier diodes, and design structures for a Schottky barrier diode. A guard ring for a Schottky barrier diode is formed with a selective epitaxial growth process. The guard ring for the Schottky barrier diode and an extrinsic base of a vertical bipolar junction diode on a different device region than the Schottky barrier diode may be concurrently formed using the same selective epitaxial growth process.

摘要翻译： 肖特基势垒二极管，肖特基势垒二极管的制造方法以及肖特基势垒二极管的设计结构。 用选择性外延生长工艺形成用于肖特基势垒二极管的保护环。 可以使用相同的选择性外延生长工艺同时形成用于肖特基势垒二极管的保护环和与肖特基势垒二极管不同的器件区上的垂直双极结二极管的外部基极。

公开(公告)号：US20130119505A1

公开(公告)日：2013-05-16

申请号：US13294760

申请日：2011-11-11

申请人： David L. Harame ,  Qizhi Liu ,  Robert M. Rassel

发明人： David L. Harame ,  Qizhi Liu ,  Robert M. Rassel

IPC分类号： H01L29/47 ,  G06F9/45 ,  H01L21/329

CPC分类号： H01L29/0684 ,  H01L27/0766 ,  H01L29/0821 ,  H01L29/161 ,  H01L29/47 ,  H01L29/66143 ,  H01L29/66234 ,  H01L29/7322 ,  H01L29/872

摘要： Schottky barrier diodes, methods for fabricating Schottky barrier diodes, and design structures for a Schottky barrier diode. A guard ring for a Schottky barrier diode is formed with a selective epitaxial growth process. The guard ring for the Schottky barrier diode and an extrinsic base of a vertical bipolar junction diode on a different device region than the Schottky barrier diode may be concurrently formed using the same selective epitaxial growth process.

摘要翻译： 肖特基势垒二极管，肖特基势垒二极管的制造方法以及肖特基势垒二极管的设计结构。 用选择性外延生长工艺形成用于肖特基势垒二极管的保护环。 可以使用相同的选择性外延生长工艺同时形成用于肖特基势垒二极管的保护环和与肖特基势垒二极管不同的器件区上的垂直双极结二极管的外部基极。

公开(公告)号：US09053939B2

公开(公告)日：2015-06-09

申请号：US13303248

申请日：2011-11-23

申请人： Thomas N. Adam ,  David L. Harame ,  Qizhi Liu ,  Alexander Reznicek

发明人： Thomas N. Adam ,  David L. Harame ,  Qizhi Liu ,  Alexander Reznicek

IPC分类号： H01L29/737 ,  H01L21/02 ,  H01L29/66 ,  H01L29/08 ,  H01L29/417 ,  H01L29/10

CPC分类号： H01L21/0262 ,  H01L21/02381 ,  H01L21/02439 ,  H01L21/02447 ,  H01L21/0245 ,  H01L21/02521 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L29/0817 ,  H01L29/1004 ,  H01L29/41708 ,  H01L29/66242 ,  H01L29/7371

摘要： A heterojunction bipolar transistor (HBT) may include an n-type doped crystalline collector formed in an upper portion of a crystalline silicon substrate layer; a p-type doped crystalline p+Si1-xGex layer, formed above the n-type doped collector, that forms a p-type doped internal base of the HBT; a crystalline silicon cap formed on the p-type doped crystalline p+Si1-xGex layer, in which the crystalline silicon cap includes an n-type impurity and forms an n-type doped emitter of the HBT; and an n-type doped crystalline silicon emitter stack formed within an opening through an insulating layer to an upper surface of the crystalline silicon cap.

摘要翻译： 异质结双极晶体管（HBT）可以包括在晶体硅衬底层的上部形成的n型掺杂晶体集电极; 形成在n型掺杂集电极上方的p型掺杂晶体p + Si1-xGex层，其形成HBT的p型掺杂内部基极; 形成在p型掺杂结晶p + Si1-xGex层上的晶体硅帽，其中晶体硅帽包括n型杂质并形成HBT的n型掺杂发射极; 以及形成在通过绝缘层的开口内的晶体硅帽的上表面的n型掺杂晶体硅发射极堆叠。

公开(公告)号：US08921194B2

公开(公告)日：2014-12-30

申请号：US13294697

申请日：2011-11-11

申请人： David L. Harame ,  Qizhi Liu

发明人： David L. Harame ,  Qizhi Liu

IPC分类号： H01L21/331 ,  H01L21/8228 ,  H01L21/8224 ,  H01L29/66 ,  H01L27/082 ,  H01L29/737 ,  H01L29/10

CPC分类号： H01L29/735 ,  H01L21/8224 ,  H01L21/8228 ,  H01L27/0821 ,  H01L29/0649 ,  H01L29/0808 ,  H01L29/0826 ,  H01L29/1004 ,  H01L29/1008 ,  H01L29/16 ,  H01L29/6625 ,  H01L29/66272 ,  H01L29/7371

摘要： Lateral PNP bipolar junction transistors, methods for fabricating lateral PNP bipolar junction transistors, and design structures for a lateral PNP bipolar junction transistor. An emitter and a collector of the lateral PNP bipolar junction transistor are comprised of p-type semiconductor material that is formed by a selective epitaxial growth process. The source and drain each directly contact a top surface of a device region used to form the emitter and collector. A base contact may be formed on the top surface and overlies an n-type base defined within the device region. The emitter is laterally separated from the collector by the base contact. Another base contact may be formed in the device region that is separated from the other base contact by the base.

摘要翻译： 横向PNP双极结晶体管，用于制造横向PNP双极结型晶体管的方法，以及横向PNP双极结型晶体管的设计结构。 横向PNP双极结晶体管的发射极和集电极由通过选择性外延生长工艺形成的p型半导体材料组成。 源极和漏极各自直接接触用于形成发射极和集电极的器件区域的顶表面。 基部触点可以形成在顶表面上并且覆盖限定在器件区域内的n型基极。 发射极通过基座触点与收集器横向分开。 另一个基底接触可以形成在由基部与另一个基部接触分离的器件区域中。

公开(公告)号：US20140021587A1

公开(公告)日：2014-01-23

申请号：US13551971

申请日：2012-07-18

申请人： David L. Harame ,  Zhong-Xiang He ,  Qizhi Liu

发明人： David L. Harame ,  Zhong-Xiang He ,  Qizhi Liu

IPC分类号： H01L29/66 ,  H01L29/73

CPC分类号： H01L29/66234 ,  H01L29/0804 ,  H01L29/66287 ,  H01L29/73 ,  H01L29/732

摘要： Aspects of the invention provide for a bipolar transistor of a self-aligned emitter. In one embodiment, the invention provides a method of forming local wiring for a bipolar transistor with a self-aligned sacrificial emitter, including: performing an etch to remove the sacrificial emitter to form an emitter opening between two nitride spacers; depositing an in-situ doped emitter into the emitter opening; performing a recess etch to partially remove a portion of the in-situ doped emitter; depositing a silicon dioxide layer over the recessed in-situ doped emitter; planarizing the silicon dioxide layer via chemical mechanical polishing; etching an emitter trench over the recessed in-situ doped emitter; and depositing tungsten and forming a tungsten wiring within the emitter trench via chemical mechanical polishing.

摘要翻译： 本发明的方面提供了一种自对准发射极的双极晶体管。 在一个实施例中，本发明提供了一种用于具有自对准牺牲发射器的双极晶体管的局部布线的方法，包括：执行蚀刻以去除牺牲发射极以在两个氮化物间隔物之间​​形成发射极开口; 将原位掺杂的发射体沉积到发射极开口中; 执行凹陷蚀刻以部分去除原位掺杂发射体的一部分; 在凹入的原位掺杂发射体上沉积二氧化硅层; 通过化学机械抛光使二氧化硅层平坦化; 在凹入的原位掺杂发射体上蚀刻发射极沟槽; 并通过化学机械抛光沉积钨并在发射器沟槽内形成钨布线。

公开(公告)号：US20120313146A1

公开(公告)日：2012-12-13

申请号：US13155730

申请日：2011-06-08

申请人： Marc W. Cantell ,  Thai Doan ,  Jessica A. Levy ,  Qizhi Liu ,  William J. Murphy ,  Christa R. Willets

发明人： Marc W. Cantell ,  Thai Doan ,  Jessica A. Levy ,  Qizhi Liu ,  William J. Murphy ,  Christa R. Willets

IPC分类号： H01L29/737 ,  H01L21/331 ,  H01L29/73

CPC分类号： H01L29/66234 ,  H01L21/8222 ,  H01L29/0804 ,  H01L29/0817 ,  H01L29/66242 ,  H01L29/66272 ,  H01L29/732 ,  H01L29/7378

摘要： Disclosed is a transistor structure, having a completely silicided extrinsic base for reduced base resistance Rb. Specifically, a metal silicide layer covers the extrinsic base, including the portion of the extrinsic base that extends below the upper portion of a T-shaped emitter. One exemplary technique for ensuring that the metal silicide layer covers this portion of the extrinsic base requires tapering the upper portion of the emitter. Such tapering allows a sacrificial layer below the upper portion of the emitter to be completely removed during processing, thereby exposing the extrinsic base below and allowing the metal layer required for silicidation to be deposited thereon. This metal layer can be deposited, for example, using a high pressure sputtering technique to ensure that all exposed surfaces of the extrinsic base, even those below the upper portion of the emitter, are covered.

摘要翻译： 公开了一种晶体管结构，具有完全硅化的外基，用于降低碱电阻Rb。 具体地说，金属硅化物层覆盖外部基体，包括在T形发射体的上部下方延伸的外部基底部分。 用于确保金属硅化物层覆盖外部基极的这一部分的一个示例性技术需要使发射极的上部逐渐变细。 这种锥形允许在处理期间完全去除发射器上部下方的牺牲层，从而将外部基底暴露在下面，并使硅化物所需的金属层沉积在其上。 例如，可以使用高压溅射技术来沉积该金属层，以确保外部基底的所有暴露表面，甚至覆盖在发射体上部以下的那些。