公开(公告)号：US20130015566A1

公开(公告)日：2013-01-17

申请号：US13182710

申请日：2011-07-14

申请人： ZHIWEI GONG ,  Jianwen Xu ,  Wei Gao ,  Scott M. Hayes

发明人： ZHIWEI GONG ,  Jianwen Xu ,  Wei Gao ,  Scott M. Hayes

IPC分类号： H01L23/495 ,  H01L21/60

CPC分类号： H01L21/568 ,  H01L21/4821 ,  H01L23/3107 ,  H01L23/49537 ,  H01L23/49548 ,  H01L23/49568 ,  H01L23/49575 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/32245 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A method for fabricating a semiconductor package is disclosed that includes providing a supply of lead elements, mounting a plurality of the lead elements on a lead frame until a predetermined number of lead elements are placed on the lead frame, and connecting other components on the lead frame to the lead elements.

摘要翻译： 公开了一种用于制造半导体封装的方法，其包括提供引线元件的供应，将多个引线元件安装在引线框架上，直到将预定数量的引线元件放置在引线框架上，以及连接引线上的其它元件 框架到铅元素。

公开(公告)号：US09034697B2

公开(公告)日：2015-05-19

申请号：US13182710

申请日：2011-07-14

申请人： Zhiwei Gong ,  Jianwen Xu ,  Wei Gao ,  Scott M. Hayes

发明人： Zhiwei Gong ,  Jianwen Xu ,  Wei Gao ,  Scott M. Hayes

IPC分类号： H01L21/60 ,  H01L21/56 ,  H01L23/495 ,  H01L21/48 ,  H01L23/00 ,  H01L23/31

CPC分类号： H01L21/568 ,  H01L21/4821 ,  H01L23/3107 ,  H01L23/49537 ,  H01L23/49548 ,  H01L23/49568 ,  H01L23/49575 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/32245 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A method for fabricating a semiconductor package is disclosed that includes providing a supply of lead elements, mounting a plurality of the lead elements on a lead frame until a predetermined number of lead elements are placed on the lead frame, and connecting other components on the lead frame to the lead elements.

摘要翻译： 公开了一种用于制造半导体封装的方法，其包括提供引线元件的供应，将多个引线元件安装在引线框架上，直到将预定数量的引线元件放置在引线框架上，以及连接引线上的其它元件 框架到铅元素。

公开(公告)号：US08216918B2

公开(公告)日：2012-07-10

申请号：US12842562

申请日：2010-07-23

申请人： Zhiwei Gong ,  Scott M. Hayes ,  George R. Leal ,  Douglas G. Mitchell ,  Jason R. Wright ,  Jianwen Xu

发明人： Zhiwei Gong ,  Scott M. Hayes ,  George R. Leal ,  Douglas G. Mitchell ,  Jason R. Wright ,  Jianwen Xu

IPC分类号： H01L21/00 ,  H01L21/322

CPC分类号： H01L21/6835 ,  H01L24/19 ,  H01L2221/68345 ,  H01L2224/12105 ,  H01L2224/16235 ,  H01L2224/24137 ,  H01L2224/24227 ,  H01L2225/1035 ,  H01L2924/01029 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/3511 ,  H05K1/185 ,  H05K2203/1469

摘要： A method is used to form a packaged semiconductor device. A semiconductor device, which has an active surface, is placed in an opening of a circuit board. The circuit board has a first major surface and a second major surface having the opening, first vias that extend between the first major surface and the second major surface, first contact pads terminating the vias at the first major surface, and second contact pads terminating the vias at the second major surface. A dielectric layer is applied over the semiconductor device and the second major surface of the circuit board. An interconnect layer is formed over the dielectric layer. The interconnect layer has second vias electrically connected to the second contact pads, third vias that are electrically connected to the active surface of the semiconductor device, an exposed surface, and third contact pads at the exposed surface.

摘要翻译： 使用一种方法来形成封装的半导体器件。 具有活性表面的半导体器件被放置在电路板的开口中。 电路板具有第一主表面和具有开口的第二主表面，在第一主表面和第二主表面之间延伸的第一通孔，第一接触垫在第一主表面处终止通孔，第二接触垫终止 第二个主要表面的通孔。 电介质层被施加在半导体器件和电路板的第二主表面上。 在电介质层上形成互连层。 互连层具有电连接到第二接触焊盘的第二通孔，电连接到半导体器件的有源表面的第三通孔，暴露表面和暴露表面处的第三接触焊盘。

公开(公告)号：US20120021565A1

公开(公告)日：2012-01-26

申请号：US12842562

申请日：2010-07-23

申请人： Zhiwei Gong ,  Scott M. Hayes ,  George R. Leal ,  Douglas G. Mitchell ,  Jason R. Wright ,  Jianwen Xu

发明人： Zhiwei Gong ,  Scott M. Hayes ,  George R. Leal ,  Douglas G. Mitchell ,  Jason R. Wright ,  Jianwen Xu

IPC分类号： H01L21/58

CPC分类号： H01L21/6835 ,  H01L24/19 ,  H01L2221/68345 ,  H01L2224/12105 ,  H01L2224/16235 ,  H01L2224/24137 ,  H01L2224/24227 ,  H01L2225/1035 ,  H01L2924/01029 ,  H01L2924/15311 ,  H01L2924/18162 ,  H01L2924/3511 ,  H05K1/185 ,  H05K2203/1469

摘要： A method is used to form a packaged semiconductor device. A semiconductor device, which has an active surface, is placed in an opening of a circuit board. The circuit board has a first major surface and a second major surface having the opening, first vias that extend between the first major surface and the second major surface, first contact pads terminating the vias at the first major surface, and second contact pads terminating the vias at the second major surface. A dielectric layer is applied over the semiconductor device and the second major surface of the circuit board. An interconnect layer is formed over the dielectric layer. The interconnect layer has second vias electrically connected to the second contact pads, third vias that are electrically connected to the active surface of the semiconductor device, an exposed surface, and third contact pads at the exposed surface.

摘要翻译： 使用一种方法来形成封装的半导体器件。 具有活性表面的半导体器件被放置在电路板的开口中。 电路板具有第一主表面和具有开口的第二主表面，在第一主表面和第二主表面之间延伸的第一通孔，第一接触垫在第一主表面处终止通孔，第二接触垫终止 第二个主要表面的通孔。 电介质层被施加在半导体器件和电路板的第二主表面上。 在电介质层上形成互连层。 互连层具有电连接到第二接触焊盘的第二通孔，电连接到半导体器件的有源表面的第三通孔，暴露表面和暴露表面处的第三接触焊盘。

公开(公告)号：US08617935B2

公开(公告)日：2013-12-31

申请号：US13220891

申请日：2011-08-30

申请人： Jianwen Xu ,  Zhiwei Gong ,  Scott M. Hayes

发明人： Jianwen Xu ,  Zhiwei Gong ,  Scott M. Hayes

IPC分类号： H01L21/56

CPC分类号： H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6836 ,  H01L23/3128 ,  H01L23/5389 ,  H01L23/544 ,  H01L24/19 ,  H01L24/96 ,  H01L25/0655 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54473 ,  H01L2223/54486 ,  H01L2224/12105 ,  H01L2224/24137 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2924/01029 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/00

摘要： A mechanism for accurate alignment of semiconductor package back side interconnect processing is provided. As semiconductor die are placed in position for an encapsulated panel, two or more alignment die having fiducial markings formed on the back, or non-active, side of those die are also placed in the panel. Once all the die and other components have been placed for the panel, the panel is encapsulated using an encapsulant. Excess encapsulant, if any, is removed by a process such as backgrinding. The back grinding process exposes the back side of the alignment die and the fiducial features on those alignment die. The fiducial features on the alignment die can then be used for alignment of backside processing operations on the panel.

摘要翻译： 提供了用于半导体封装背面互连处理的精确对准的机构。 由于半导体管芯被放置在用于密封面板的适当位置，所以在面板中也放置了两个或更多个具有形成在这些管芯的背面或非活性侧上的基准标记的对准管芯。 一旦所有模具和其他部件已经放置在面板上，面板将使用密封剂进行封装。 过多的密封剂（如果有的话）通过诸如背磨的过程被去除。 后研磨工艺将对准模具的背面和这些对准模具上的基准特征曝光。 然后可以将对准裸片上的基准特征用于对准面板上的背面处理操作。

公开(公告)号：US20130052777A1

公开(公告)日：2013-02-28

申请号：US13220891

申请日：2011-08-30

申请人： Jianwen Xu ,  Zhiwei Gong ,  Scott M. Hayes

发明人： Jianwen Xu ,  Zhiwei Gong ,  Scott M. Hayes

IPC分类号： H01L21/56

CPC分类号： H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6836 ,  H01L23/3128 ,  H01L23/5389 ,  H01L23/544 ,  H01L24/19 ,  H01L24/96 ,  H01L25/0655 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54473 ,  H01L2223/54486 ,  H01L2224/12105 ,  H01L2224/24137 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2924/01029 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/00

摘要： A mechanism for accurate alignment of semiconductor package back side interconnect processing is provided. As semiconductor die are placed in position for an encapsulated panel, two or more alignment die having fiducial markings formed on the back, or non-active, side of those die are also placed in the panel. Once all the die and other components have been placed for the panel, the panel is encapsulated using an encapsulant. Excess encapsulant, if any, is removed by a process such as backgrinding. The back grinding process exposes the back side of the alignment die and the fiducial features on those alignment die. The fiducial features on the alignment die can then be used for alignment of backside processing operations on the panel.

摘要翻译： 提供了用于半导体封装背面互连处理的精确对准的机构。 由于半导体管芯被放置在用于密封面板的适当位置，所以在面板中也放置了两个或多个具有形成在这些管芯的背面或非活性侧上的基准标记的对准管芯。 一旦所有模具和其他部件已经放置在面板上，面板将使用密封剂进行封装。 过多的密封剂（如果有的话）通过诸如背磨的过程被去除。 后研磨工艺将对准模具的背面和这些对准模具上的基准特征曝光。 然后可以将对准裸片上的基准特征用于对准面板上的背面处理操作。

公开(公告)号：US20110119910A1

公开(公告)日：2011-05-26

申请号：US12623964

申请日：2009-11-23

申请人： Jianwen Xu ,  Scott M. Hayes ,  William H. Lytle

发明人： Jianwen Xu ,  Scott M. Hayes ,  William H. Lytle

IPC分类号： H05K3/30 ,  H05K13/04

CPC分类号： H01L21/568 ,  H01L21/67005 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/19 ,  H01L24/96 ,  H01L2221/68372 ,  H01L2221/68381 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/20 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/14 ,  Y10T29/4913 ,  Y10T29/49146 ,  Y10T29/53174 ,  H01L2224/11 ,  H01L2224/82 ,  H01L2924/00

摘要： Methods and system for forming a microelectronic assembly (82) are provided. A device substrate (50) having a plurality of electronic components (42) coupled thereto is provided. A carrier substrate (54) having first and second opposing surfaces (60, 62) and including a plurality of openings (58) extending between the first and second opposing surfaces (60, 62) and a plurality of depressions (64) formed on the first opposing surface (60) is provided. The device substrate (50) is attached to the first opposing surface (60) of the carrier substrate (54) using an adhesive material (56) such that at least some of the adhesive material (56) is adjacent to at least some of the plurality of depressions (64).

摘要翻译： 提供了形成微电子组件（82）的方法和系统。 提供了具有耦合到其上的多个电子部件（42）的器件基板（50）。 具有第一和第二相对表面（60,62）并且包括在第一和第二相对表面（60,62）之间延伸的多个开口（58）的载体基板（54）和形成在第一和第二相对表面上的多个凹陷 提供第一相对表面（60）。 使用粘合剂材料（56）将器件衬底（50）附接到载体衬底（54）的第一相对表面（60），使得粘合剂材料（56）中的至少一些与至少一些 多个凹陷（64）。

公开(公告)号：US08327532B2

公开(公告)日：2012-12-11

申请号：US12623964

申请日：2009-11-23

申请人： Jianwen Xu ,  Scott M. Hayes ,  William H. Lytle

发明人： Jianwen Xu ,  Scott M. Hayes ,  William H. Lytle

IPC分类号： H05K3/30

CPC分类号： H01L21/568 ,  H01L21/67005 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/19 ,  H01L24/96 ,  H01L2221/68372 ,  H01L2221/68381 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/20 ,  H01L2224/96 ,  H01L2224/97 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/14 ,  Y10T29/4913 ,  Y10T29/49146 ,  Y10T29/53174 ,  H01L2224/11 ,  H01L2224/82 ,  H01L2924/00

摘要： Methods for forming a microelectronic assembly (82) are provided. In one embodiment, the method includes providing a device substrate (50) having a plurality of electronic components (42) coupled thereto, and providing a carrier substrate (54) having first and second opposing surfaces (60, 62) and including a plurality of openings (58) extending between the first and second opposing surfaces (60, 62) and a plurality of depressions (64) formed on the first opposing surface (60). The method further includes attaching the device substrate (50) to the first opposing surface (60) of the carrier substrate (54) using an adhesive material (56) such that at least some of the adhesive material (56) is adjacent to at least some of the plurality of depressions (64), and removing the device substrate (50) from the carrier substrate (54).

摘要翻译： 提供了形成微电子组件（82）的方法。 在一个实施例中，所述方法包括提供具有耦合到其上的多个电子部件（42）的装置基板（50），并且提供具有第一和第二相对表面（60,62）的载体基板（54），并且包括多个 在第一和第二相对表面（60,62）之间延伸的开口（58）和形成在第一相对表面（60）上的多个凹陷（64）。 该方法还包括使用粘合剂材料（56）将装置基板（50）附接到载体基板（54）的第一相对表面（60），使得至少一些粘合材料（56）至少相邻 多个凹陷中的一些（64），并且从载体基板（54）移除装置基板（50）。

公开(公告)号：US20090061564A1

公开(公告)日：2009-03-05

申请号：US11846671

申请日：2007-08-29

申请人： William H. Lytle ,  Owen R. Fay ,  Jianwen Xu

发明人： William H. Lytle ,  Owen R. Fay ,  Jianwen Xu

IPC分类号： H01L23/48 ,  H01L21/00

CPC分类号： H01L21/568 ,  H01L23/3114 ,  H01L24/19 ,  H01L24/82 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00

摘要： A structure (40) for holding an integrated circuit die (38) during packaging includes a support substrate (42), a release film (44) attached to the substrate (42), and a swelling agent (60). A method (34) of packaging the die (38) includes placing the die (38) on the substrate (42) with its active surface (52) and bond pads (54) in contact with the film (44). The agent (60) is applied over an adhesive coating (50) of the film (44). The agent (60) causes the adhesive (50) to swell into contact with the bond pads (54) and/or to form fillets (64) of adhesive (50) about the die (38). The die (38) is encapsulated in a molding material (72) and released from the substrate (42) as a panel (74) of dies (38). Swelling of the adhesive (50) about the bond pads (54) prevents the molding material (72) from bleeding onto the bond pads (54).

摘要翻译： 用于在封装期间保持集成电路管芯（38）的结构（40）包括支撑基板（42），附着在基板（42）上的脱模膜（44）和膨胀剂（60）。 封装模具（38）的方法（34）包括将模具（38）放置在基板（42）上，其活性表面（52）和与薄膜（44）接触的粘结垫（54）。 将试剂（60）施加在薄膜（44）的粘合剂涂层（50）上。 试剂（60）使得粘合剂（50）与粘合垫（54）膨胀和/或形成围绕模具（38）的粘合剂（50）的圆角（64）。 模具（38）被封装在模制材料（72）中并且作为模具（38）的面板（74）从基板（42）释放。 粘合剂（50）围绕接合焊盘（54）的膨胀防止模制材料（72）渗透到接合焊盘（54）上。

公开(公告)号：US06864306B2

公开(公告)日：2005-03-08

申请号：US10135744

申请日：2002-04-30

申请人： Yang Rao ,  Ching-Ping Wong ,  Jianwen Xu

发明人： Yang Rao ,  Ching-Ping Wong ,  Jianwen Xu

IPC分类号： C08K3/04 ,  C08K3/08 ,  C08K7/06 ,  H05K1/16 ,  C08J3/00 ,  C08K5/04 ,  C08K5/09 ,  C08L75/00 ,  C08L83/00

CPC分类号： C08K7/06 ,  C08K3/04 ,  C08K3/08 ,  H05K1/162 ,  H05K2201/0209 ,  H05K2201/0215 ,  H05K2201/0323 ,  H05K2201/09309

摘要： Polymer composites and methods of making the polymer composites are presented. A representative polymer composite includes a polymer resin and a conductive material, wherein the polymer composite is characterized by a dielectric constant greater the 200. A representative method of making the polymer composite can be broadly summarized by the following steps: providing a polymer resin and a conductive material; mixing the polymer resin and the conductive material; and forming the polymer composite, wherein the polymer composite is characterized by a dielectric constant greater than 200.

摘要翻译： 提出了聚合物复合材料和制备聚合物复合材料的方法。 代表性的聚合物复合材料包括聚合物树脂和导电材料，其中聚合物复合材料的特征在于介电常数大于200.制备聚合物复合材料的代表性方法可以通过以下步骤大致概括：提供聚合物树脂和 导电材料; 混合聚合物树脂和导电材料; 以及形成所述聚合物复合材料，其中所述聚合物复合材料的特征在于介电常数大于200。