公开(公告)号：WO2014064737A1

公开(公告)日：2014-05-01

申请号：PCT/JP2012/006858

申请日：2012-10-25

Applicant: 国立大学法人東北大学 ,  寺本 章伸

Inventor： 寺本　章伸

IPC: H01L29/66 ,  H01L21/336 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L29/785 ,  H01L29/0895 ,  H01L29/7606 ,  H01L2029/7857 ,  H03K17/687

Abstract: 　本発明の主たる課題は、ＭＯＳＦＥＴのＯＦＦ時（零Ｖ）とＯＮ時（電源電圧）におけるドレイン電流の比が大きく、且、ＯＮ時の電流駆動能力も大きいAccumulation型ＭＯＳＦＥＴを提供することである。上記課題は、Accumulation型ＭＯＳＦＥＴにおいて、トンネル電子放出部と熱電子放出部とをソース領域部に設けることで解決される。

Abstract translation: 本发明要解决的主要问题是提供一种累积模式MOSFET，使得当MOSFET导通（电源电压）时，MOSFET截止（0V）时的漏极电流与漏极电流的比率大;以及 使得当MOSFET导通时的电流驱动性能高。 通过在积聚模式MOSFET的源极区域中设置隧道电子发射部分和热离子发射部分来解决该问题。

公开(公告)号：WO2013099300A1

公开(公告)日：2013-07-04

申请号：PCT/JP2012/052158

申请日：2012-01-31

Applicant: 国立大学法人東北大学 ,  須川 成利 ,  寺本 章伸 ,  黒田 理人 ,  谷 ▲クン▼

Inventor： 須川　成利 ,  寺本　章伸 ,  黒田　理人 ,  谷　▲クン▼

IPC: H01L21/768 ,  H01L21/314 ,  H01L21/316 ,  H01L21/3205 ,  H01L23/52 ,  H01L23/522

CPC classification number: H01L23/481 ,  H01L21/02063 ,  H01L21/0212 ,  H01L21/02126 ,  H01L21/02167 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76808 ,  H01L21/76831 ,  H01L21/76843 ,  H01L23/53238 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 　ダマシン構造のＣｕ配線を有する配線構造体、その配線構造体を有する半導体装置において熱処理工程を経る場合、又は長期使用の過程での熱履歴を受ける場合でも、リーク電流の増加を確実に抑制することが可能な配線構造体及びその配線構造体を有する半導体装置並びにそれらの製造方法を提供する。組成成分として珪素（Ｓｉ）と炭素（Ｃ）と、酸素（Ｏ）と窒素（Ｎ）の少なくとも何れか一方を含む膜上に銅配線を直接して設けることで、上記の課題が解決される。

Abstract translation: 本发明提供一种具有镶嵌Cu结构的布线结构，具有该布线结构的半导体器件及其制造方法，即使布线结构或具有该布线的半导体器件也能够可靠地抑制漏电流的增加 结构已经经历了热处理过程，或者遭受了长期使用的热历史。 上述问题是通过在包含硅（Si），碳（C）和氧（O）和/或氮（N））作为组成成分的膜上直接提供铜布线来解决的。

公开(公告)号：WO2013073671A1

公开(公告)日：2013-05-23

申请号：PCT/JP2012/079799

申请日：2012-11-16

Applicant: 国立大学法人東北大学 ,  黒田 理人 ,  寺本 章伸 ,  須川 成利

Inventor： 黒田　理人 ,  寺本　章伸 ,  須川　成利

IPC: H01L21/336 ,  H01L21/316 ,  H01L21/318 ,  H01L21/8238 ,  H01L21/8247 ,  H01L27/092 ,  H01L27/115 ,  H01L29/78 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L29/42364 ,  H01L21/28008 ,  H01L21/28211 ,  H01L21/28238 ,  H01L21/28273 ,  H01L21/302 ,  H01L21/30604 ,  H01L21/3247 ,  H01L21/823857 ,  H01L27/092 ,  H01L29/1033 ,  H01L29/4238 ,  H01L29/78 ,  H01L29/7881

Abstract: 　従来の半導体装置のゲート絶縁膜は、半導体層側界面と電極側界面の中の少なくともいずれか一方の凹凸が大きいために、ゲート絶縁膜に印加される電界に局所的集中が起きたり、その強度にばらつきが発生したりして低い電界強度で絶縁破壊を起し使用寿命が短かった。　この課題は、ゲート絶縁膜の両界面の凹凸の大きさを特定化することで解決される。

Abstract translation: 常规半导体器件的栅极绝缘膜具有在施加到栅极绝缘膜的电场中发生局部浓度的问题，并且由于半导体层侧界面和/或电极侧界面具有的事实而产生电场强度的变化 大的凹陷和突起，并且在低电场强度下产生电介质击穿，并且栅极绝缘膜的使用寿命短。 通过规定栅极绝缘膜的两个界面的凹部和突起的尺寸来解决问题。

公开(公告)号：WO2012029561A1

公开(公告)日：2012-03-08

申请号：PCT/JP2011/068774

申请日：2011-08-19

Applicant: 株式会社新川 ,  国立大学法人東北大学 ,  歌野 哲弥 ,  前田 徹 ,  寺本 章伸

Inventor： 歌野　哲弥 ,  前田　徹 ,  寺本　章伸

IPC: H01L21/304 ,  H01L21/3065 ,  H01L21/31 ,  H05H1/24

CPC classification number: H05H1/2406 ,  H01L21/02057 ,  H05H2001/2412 ,  H05H2001/2443

Abstract: 【課題】比較的簡単な構成でチャージアップ現象の発生を防止するプラズマ発生装置を提供する。 【解決手段】高周波信号が供給される第１電極（１１）と、プラズマを発生させるための第２電極（１２）と、第２電極の周囲にプラズマガスを供給するガス供給装置（１３、１０）と、を備え、第２電極（１２）は、所定の周波数成分を通過させ直流成分を遮断するフィルタ回路（１５）を介して接地されていることを特徴とする。

Abstract translation: 提供一种等离子体发生装置，其以相对简单的结构防止发生电荷现象。 一种等离子体发生装置，包括：供给高频信号的第一电极（11），用于产生等离子体的第二电极（12）;以及用于供应等离子体气体的气体供给系统（13,10） 所述等离子体发生装置的特征在于，所述第二电极（12）通过滤波器电路（15）接地，所述滤波器电路允许预定频率分量通过，但阻断直流分量。

公开(公告)号：WO2011108614A1

公开(公告)日：2011-09-09

申请号：PCT/JP2011/054814

申请日：2011-03-02

Applicant: 次世代パワーデバイス技術研究組合 ,  国立大学法人東北大学 ,  神林 宏 ,  寺本 章伸 ,  大見 忠弘

Inventor： 神林　宏 ,  寺本　章伸 ,  大見　忠弘

IPC: H01L21/28 ,  H01L29/417 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L21/28575 ,  H01L21/28264 ,  H01L29/2003 ,  H01L29/452 ,  H01L29/66522

Abstract: 　ＧａＮ系の半導体からなる活性層上に、オーミック電極を形成する半導体トランジスタの製造方法であって、活性層３上に、タンタル窒化物からなる第１の層１１と、第１の層１１上に積層されたＡｌからなる第２の層１２とを形成する工程と、第１及び第２の層１１，１２を、５２０℃以上、６００℃以下の温度で熱処理することにより、活性層３とオーミックコンタクトをとるオーミック電極９ｓ，９ｄを形成する工程とを備える。

Abstract translation: 公开了一种用于在包括GaN半导体的有源层上形成欧姆电极的半导体晶体管制造方法，其涉及在有源层（3）和第二层（12）上形成包括氮化钽的第一层（11）的步骤， 包括层叠在第一层（11）上的Al，以及用于形成与活性层（3）形成欧姆接触的欧姆电极（9s，9d）的步骤，通过热处理第一和第二层 12）在520℃至600℃的温度范围内。

公开(公告)号：WO2010050405A1

公开(公告)日：2010-05-06

申请号：PCT/JP2009/068233

申请日：2009-10-23

Applicant: 国立大学法人東北大学 ,  財団法人国際科学振興財団 ,  大見 忠弘 ,  寺本 章伸 ,  磯貝 達典 ,  田中 宏明

Inventor： 大見　忠弘 ,  寺本　章伸 ,  磯貝　達典 ,  田中　宏明

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L21/823814 ,  H01L21/28079 ,  H01L21/28518 ,  H01L21/823835 ,  H01L27/092 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/4958 ,  H01L29/66772 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 　低抵抗率のコンタクトを実現した半導体装置の製造方法を提供する。 　半導体と接した第１の金属層を酸化防止用の第２の金属層で覆った状態で、第１の金属層のみをシリサイド化し、酸素混入のないシリサイド層を形成する。第１の金属層の材料として、半導体との仕事関数の差が所定の値となるような金属が用いられ、第２の金属層の材料として、アニール温度で第１の金属層と反応しない金属が用いられる。

Abstract translation: 提供一种实现低电阻比接触的半导体器件的制造方法。 在与半导体接触的第一金属层被涂覆有用于防止氧化的第二金属层的状态下，仅第一金属层被硅化，以形成不与氧混合的硅化物层。 第一金属层由这样的金属材料制成，使得功能与半导体的差异是预定值。 第二金属层由这样的金属材料制成，不会由退火温度引起与第一金属层的反应。

公开(公告)号：WO2009147956A1

公开(公告)日：2009-12-10

申请号：PCT/JP2009/059422

申请日：2009-05-22

Applicant: 国立大学法人東北大学 ,  財団法人国際科学振興財団 ,  大見 忠弘 ,  須川 成利 ,  今井 紘 ,  寺本 章伸

Inventor： 大見　忠弘 ,  須川　成利 ,  今井　紘 ,  寺本　章伸

IPC: H01L23/12 ,  H01P3/08 ,  H05K3/46

CPC classification number: H05K1/0218 ,  H01L23/66 ,  H01L2223/6616 ,  H01L2223/6627 ,  H01L2223/6688 ,  H01L2924/0002 ,  H01L2924/19032 ,  H01L2924/3011 ,  H05K1/025 ,  H05K1/0265 ,  H05K3/4652 ,  H05K2201/0191 ,  H05K2201/0352 ,  H05K2201/0715 ,  H05K2201/096 ,  H05K2201/09618 ,  H05K2201/09727 ,  H05K2201/09972 ,  H01L2924/00

Abstract: 　多層配線基板100は、配線103aと絶縁層104a、104bとを交互に積層した第１の配線領域101と、第１の配線領域101の絶縁層の厚みH1に対して絶縁層104の厚みH2が２倍以上でありかつ、配線幅W1に対して配線103bの幅W2が２倍以上である第２の配線領域102とを有する。第１の配線領域101と第２の配線領域102とが同一基板に一体的に形成されている。

Abstract translation: 多层布线基板（100）具有交替层叠布线（103a）和绝缘层（104a，104b）的第一布线区域（101） 以及第二布线区域（102），其中绝缘层（104）的厚度（H2）为第一布线区域（101）的绝缘层的厚度（H1）的两倍或更多，宽度（W2）为 布线（103b）的布线宽度（W1）以上是双倍。 第一布线区域（101）和第二布线区域（102）一体地形成在同一基板上。

公开(公告)号：WO2009044917A1

公开(公告)日：2009-04-09

申请号：PCT/JP2008/068183

申请日：2008-10-06

Applicant: 国立大学法人東北大学 ,  信越半導体株式会社 ,  大見 忠弘 ,  寺本 章伸 ,  諏訪 智之 ,  黒田 理人 ,  工藤 秀雄 ,  速水 善範

Inventor： 大見 忠弘 ,  寺本 章伸 ,  諏訪 智之 ,  黒田 理人 ,  工藤 秀雄 ,  速水 善範

IPC: H01L21/02 ,  H01L21/324 ,  H01L29/78

CPC classification number: H01L29/045 ,  H01L21/02381 ,  H01L21/02433 ,  H01L29/78

Abstract: 　半導体基板表面に原子ステップで段状とされた複数のテラスを実質的に同一方向に形成する。さらにこの半導体基板を使用し、キャリア走行方向（ソース－ドレイン方向）にステップが存在しないようにＭＯＳトランジスタを形成する。

Abstract translation: 通过原子台阶形成的多个台阶基本上在半导体衬底表面上沿相同的方向形成。 此外，通过使用半导体衬底，以在载体行进方向（源极 - 漏极方向）上不存在台阶的方式形成MOS晶体管。

公开(公告)号：WO2008007748A1

公开(公告)日：2008-01-17

申请号：PCT/JP2007/063926

申请日：2007-07-12

Applicant: 国立大学法人東北大学 ,  財団法人国際科学振興財団 ,  大見 忠弘 ,  寺本 章伸 ,  黒田 理人

Inventor： 大見 忠弘 ,  寺本 章伸 ,  黒田 理人

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/08 ,  H01L27/088 ,  H01L27/092 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L29/045 ,  H01L21/02057 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/82385 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/518 ,  H01L29/785 ,  H01L2029/7857

Abstract: 　遮光状態で窒素雰囲気において、シリコン表面を水素添加超純水で洗浄することにより、ピーク・トゥ・バレイ(P-V)値で、0.3nm以下の平坦度を実現すると共に、電極とシリコンとの間の仕事関数差を0.2eV以下にすることにより、接触抵抗を10 -11 Ωcm 2 以下を実現する。これによって、10GHz以上の周波数で動作可能な半導体装置を得ることができる。

Abstract translation: 本发明提供一种半导体器件，其中以峰 - 谷（PV）值表示的平坦度为0.3nm以下的程度是通过在遮光状态下用加氢超纯水冲洗硅表面而实现的， 在氮气气氛中，通过将电极和电极之间的功函数差设定为0.2eV以下，可以实现10〜10Ω·cm 2以下的接触电阻 硅。 如此提供的半导体器件可以在10GHz或更高的频率下工作。

公开(公告)号：WO2008001680A1

公开(公告)日：2008-01-03

申请号：PCT/JP2007/062541

申请日：2007-06-21

Applicant: 国立大学法人東北大学 ,  財団法人国際科学振興財団 ,  大見 忠弘 ,  寺本 章伸 ,  程 ▲イ▼涛

Inventor： 大見 忠弘 ,  寺本 章伸 ,  程 ▲イ▼涛

IPC: H01L29/786

CPC classification number: H01L29/78654 ,  H01L29/78603 ,  H01L29/78648

Abstract: 　ＳＯＩ層を支持するシリコン基板の不純物濃度を調整すると共に、ＳＯＩ層と接するシリコン基板表面に形成された埋込絶縁層の厚さを制御することにより、閾値を調整できるトランジスタが得られる。 　

Abstract translation: 公开了一种晶体管，其可以通过控制支撑SOI层的硅衬底的杂质浓度，同时控制形成在与SOI层接触的硅衬底的表面中的掩埋绝缘层的厚度来调节其阈值。