公开(公告)号：WO2017210305A1

公开(公告)日：2017-12-07

申请号：PCT/US2017/035231

申请日：2017-05-31

申请人： CPI CARD GROUP - COLORADO, INC.

发明人： MOSTELLER, Barry

IPC分类号： G06K19/07 ,  G06Q20/34 ,  G07F7/10

CPC分类号： G06K19/0723 ,  G06K7/10297 ,  G06K19/0718 ,  G06K19/07354 ,  G06K19/07722 ,  G06K19/07743 ,  G06Q20/341 ,  G06Q20/40145 ,  G07F7/0826 ,  G07F7/10 ,  H01L23/66 ,  H01L25/0655 ,  H01L2223/6616 ,  H01L2223/6677

摘要： An integrated circuit (IC) chip card includes a card body and an integrated IC chip module located in a recess provided by the card body on one side thereof. The IC chip module includes a substrate having outward-facing and inward-facing surfaces, and a first plurality of contact pads supportably interconnected to the outward-facing surface of the substrate for contact engagement with at least one appendage of a user. The IC chip module further includes a first IC chip supportably interconnected to the inward-facing surface of the substrate and electrically interconnected to the first plurality of contact pads for processing a biometric signal received therefrom. The IC chip module may also include a second plurality of contact pads supportably interconnected to the outward-facing surface of the substrate for engaging a contact card reader for contact communication signal transmissions and/or a first antenna supportably interconnected to the inward-facing surface of the substrate for contactless communication signal transmissions with a contactless card reader.

摘要翻译： 集成电路（IC）芯片卡包括卡体和集成IC芯片模块，集成IC芯片模块位于由卡体在其一侧提供的凹部中。 IC芯片模块包括具有面向外和面向内的表面的衬底以及可支撑地互连到衬底的面向外的表面的第一多个接触垫，用于与使用者的至少一个附肢接触接合。 所述IC芯片模块还包括第一IC芯片，所述第一IC芯片可支撑地互连到所述衬底的所述面向内的表面并且与所述第一多个接触焊盘电互连以处理从其接收的生物信号。 IC芯片模块还可以包括第二多个接触垫，所述第二多个接触垫可支撑地互连到基板的面向外的表面，用于接触用于接触通信信号传输的接触卡读取器和/或第一天线，所述第一天线可支撑地互连到面向内的表面 用非接触式读卡器进行非接触式通信信号传输的基板。

公开(公告)号：WO2016148726A1

公开(公告)日：2016-09-22

申请号：PCT/US2015/021569

申请日：2015-03-19

申请人： INTEL CORPORATION

发明人： KAMGAING, Teleshpor ,  MEYER, Thorsten

IPC分类号： H01L23/48 ,  H01L23/12

CPC分类号： H01L23/562 ,  H01L21/485 ,  H01L21/4853 ,  H01L21/4882 ,  H01L21/565 ,  H01L23/36 ,  H01L23/373 ,  H01L23/49816 ,  H01L23/5389 ,  H01L23/552 ,  H01L23/66 ,  H01L24/02 ,  H01L24/13 ,  H01L24/19 ,  H01L24/24 ,  H01L24/82 ,  H01L25/0657 ,  H01L25/105 ,  H01L2223/6616 ,  H01L2223/6672 ,  H01L2223/6677 ,  H01L2224/02372 ,  H01L2224/02379 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/16235 ,  H01L2224/24137 ,  H01L2224/24195 ,  H01L2224/24245 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/82047 ,  H01L2224/92244 ,  H01L2225/06513 ,  H01L2225/06537 ,  H01L2225/06548 ,  H01L2225/06555 ,  H01L2225/06582 ,  H01L2225/06589 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2225/1094 ,  H01L2924/1421 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/19011 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01Q1/2283 ,  H01Q1/241 ,  H01Q1/38

摘要： A package is described for a radio frequency die that has a backside conductive plate. One example includes a conductive plate, a semiconductor die having a front side and a back side, the back side being attached to the plate, a radio frequency component attached to the plate, a dielectric filled cavity in the plate adjacent to the radio frequency component, and a redistribution layer attached to the front side of the die for external connection.

摘要翻译： 描述了一种具有背面导电板的射频管芯的封装。 一个例子包括导电板，具有前侧和后侧的半导体管芯，后侧附接到板上，附接到板的射频部件，邻近射频部件的板中的电介质填充腔 ，以及附着在模具前侧的再分配层，用于外部连接。

公开(公告)号：WO2015162768A1

公开(公告)日：2015-10-29

申请号：PCT/JP2014/061625

申请日：2014-04-24

申请人： ルネサスエレクトロニクス株式会社

发明人： 中川　和之 ,  馬場　伸治 ,  加藤　武海

IPC分类号： H01L25/00 ,  H05K3/46

CPC分类号： H01L23/49838 ,  H01L21/56 ,  H01L22/14 ,  H01L23/3128 ,  H01L23/367 ,  H01L23/3675 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/66 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L25/00 ,  H01L25/50 ,  H01L2223/6611 ,  H01L2223/6616 ,  H01L2224/13111 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/16195 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H05K1/0225 ,  H05K1/0231 ,  H05K1/0253 ,  H05K3/46 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099

摘要： 　半導体装置は、複数の配線層を有する配線基板と、複数の電極を有し、上記配線基板に搭載された半導体チップと、第１電極および第２電極を有し、上記配線基板に搭載された第１コンデンサと、を含む。また、上記複数の配線層は、上記第１コンデンサの上記第１電極と電気的に接続される第１端子パッドと、上記第１コンデンサの上記第２電極と電気的に接続される第２端子パッドと、を有する第１配線層を備える。また、上記複数の配線層は、上記第１配線層よりも上記配線基板の一層分内側に位置し、上記第１端子パッドおよび前記第２端子パッドよりも面積が大きい第１導体パターンを有する第２配線層を備える。また、上記第２配線層において、上記第１導体パターンは、上記第１端子パッドおよび上記第２端子パッドのそれぞれと重なる領域に形成された開口部を有する。

摘要翻译： 在本发明中，半导体器件包括：具有多个布线层的布线板; 半导体芯片，其具有多个电极并安装在所述布线板上; 以及具有第一电极和第二电极并安装在所述布线板上的第一电容器。 多个布线层设置有第一布线层，第一布线层具有电连接到第一电容器的第一电极的第一端子焊盘和电连接到第一电容器的第二电极的第二端子焊盘。 多个布线层还设置有第二布线层，该布线层位于布线基板中比第一布线层更内侧一层，并且具有比第一端子焊盘和第二端子更大的表面积的第一导体图案 垫。 在第二布线层中，第一导体图案具有形成在与第一端子焊盘和第二端子焊盘重叠的区域中的开口。

公开(公告)号：WO2014087792A1

公开(公告)日：2014-06-12

申请号：PCT/JP2013/080189

申请日：2013-11-08

申请人： 株式会社村田製作所

发明人： 若林祐貴

IPC分类号： H05K3/46

CPC分类号： H01L23/66 ,  H01L23/49822 ,  H01L23/5384 ,  H01L25/165 ,  H01L2223/6616 ,  H01L2223/6655 ,  H01L2223/6677 ,  H01L2224/16225 ,  H01L2924/1421 ,  H01L2924/15313 ,  H01L2924/19105 ,  H01L2924/3025 ,  H04B5/0056 ,  H05K1/0218 ,  H05K1/0243 ,  H05K1/0298 ,  H05K1/11 ,  H05K1/181 ,  H05K2201/09354 ,  H05K2201/09618

摘要： 　高周波モジュールは、積層部（２）と、底面電極（４）と、グランド用内部電極（３２Ａ，３３Ａ，３４Ａ，３５Ａ）と、を備えている。底面電極（４）は、グランド用であり、積層部（２）の底面に設けられている。積層部（２）は、高周波回路部の配線が内部を通過する配線領域（１０）を有している。グランド用内部電極（３２Ａ～３５Ａ）は、それぞれ、積層部（２）のいずれかの層間に設けられて底面電極（４）に接続されており、積層部（２）の外縁に沿って配線領域（１０）の外側を延伸する有端線路からなる。グランド用内部電極（３２Ａ～３５Ａ）を、積層部（２）の積層方向から透視すると、互いに無端状に連なっている。

摘要翻译： 高频模块包括堆叠部分（2），底面电极（4）和用于接地的内部电极（32A，33A，34A，35A）。 底面电极（4）用于接地，并设置在堆叠部分（2）的底面上。 堆叠部分（2）还包括通过高频电路部分的布线通过的布线区域（10）。 用于接地的各个内部电极（32A-35A）设置在堆叠部分（2）的各个层之间，连接到底面电极（4），并且由具有端部并且延伸到布线区域外部的线形成 （10）沿着堆叠部分（2）的外边缘。 当在堆叠部分（2）的堆叠方向上观察时，用于接地的内部电极（32A-35A）相互连续而不是端部。

公开(公告)号：WO2012039120A2

公开(公告)日：2012-03-29

申请号：PCT/JP2011/005246

申请日：2011-09-16

申请人： CANON KABUSHIKI KAISHA ,  MIYAZAKI, Toyohide ,  KOYAMA, Kenji

发明人： MIYAZAKI, Toyohide ,  KOYAMA, Kenji

IPC分类号： H05K1/02 ,  H05K1/16 ,  H01L25/065 ,  H01L23/66

CPC分类号： H05K1/0216 ,  H01L23/49822 ,  H01L23/50 ,  H01L23/66 ,  H01L2223/6616 ,  H01L2924/0002 ,  H01L2924/1205 ,  H01L2924/14 ,  H05K1/0225 ,  H05K1/0233 ,  H05K1/0243 ,  H05K1/162 ,  H05K2201/093 ,  H05K2201/09345 ,  H05K2201/09663 ,  H01L2924/00

摘要： A multi-layer printed circuit board includes an embedded capacitor substrate composed of a power source conductor layer and a ground conductor layer, the layers being disposed close to each other. The power source conductor layer has a first power source plane to supply power to a circuit element, and a second power source plane that is separated from the first power source plane by a gap and functions as a main power source. The first power source plane is partially connected to the second power source plane by a connecting line. The ground conductor layer has an opening at a position overlapping with a projected image when the connecting line is projected on the ground conductor layer. This structure suppresses propagation of the noise caused at the circuit element and reduces radiation noise in the printed circuit board.

摘要翻译： 多层印刷电路板包括由电源导体层和接地导体层构成的嵌入式电容器基板，这些层彼此靠近设置。 电源导体层具有向电路元件供电的第一电源面，以及与第一电源面间隔离并作为主电源的第二电源面。 第一电源平面通过连接线部分地连接到第二电源平面。 当连接线投射到接地导体层上时，接地导体层在与投影图像重叠的位置处具有开口。 该结构抑制在电路元件处产生的噪声的传播并且降低印刷电路板中的辐射噪声。

公开(公告)号：WO2011122311A1

公开(公告)日：2011-10-06

申请号：PCT/JP2011/055835

申请日：2011-03-11

申请人： 古河電気工業株式会社 ,  古河AS株式会社 ,  石田 祥之 ,  松嶋 禎央 ,  福地 稔栄

发明人： 石田　祥之 ,  松嶋　禎央 ,  福地　稔栄

IPC分类号： H01L23/12

CPC分类号： H01L23/66 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/552 ,  H01L23/642 ,  H01L2223/6616 ,  H01L2223/6627 ,  H01L2223/6677 ,  H01L2924/0002 ,  H05K1/0216 ,  H05K1/0218 ,  H05K1/024 ,  H05K1/0243 ,  H05K1/0251 ,  H05K1/115 ,  H05K2201/0187 ,  H05K2201/0367 ,  H05K2201/093 ,  H05K2201/09718 ,  H05K2201/09781 ,  H05K2201/09854 ,  H05K2201/10098 ,  H01L2924/00

摘要： 　共振周波数が使用周波数から十分離れたバイアス線路を容易に形成することができる高周波回路基板を提供する。高周波回路基板１００では、ブラインドビアホール１０６、１０７を用いてバイアス線路１１を高周波回路１０に電気的に接続するようにすることにより、共振が発生する可能性がある経路を、ブラインドビアホール１０６、１０７の端部１０６ａ、１０７ａとバイアス線路１１を結ぶバイアスラインのみに限定することができる。端部１０６ａから１０７ａまでの経路長を調整することで、使用周波数近傍で共振が発生するのを防止することが可能となる。

摘要翻译： 公开了能够容易地形成与谐振频率所使用的频率充分分离的偏置线的高频电路基板。 在高频电路板（100）上，通过使用盲孔（106,107）将偏置线（11）与高频电路（10）电连接，可以限制具有可能性的路线 仅将偏置线（11）与盲通孔（106,107）的端部（106a，107a）连接的偏压线产生谐振。 通过调整从端部（106a）到端部（107a）的路径长度，可以防止在所使用的频率附近产生共振。

公开(公告)号：WO2010059118A1

公开(公告)日：2010-05-27

申请号：PCT/SE2009/051311

申请日：2009-11-19

申请人： SILEX MICROSYSTEMS AB ,  EBEFORS, Thorbjörn ,  KÄLVESTEN, Edvard ,  BAUER, Thomas

发明人： EBEFORS, Thorbjörn ,  KÄLVESTEN, Edvard ,  BAUER, Thomas

IPC分类号： B81C1/00 ,  B81B7/00 ,  H01L21/50 ,  H01L23/48

CPC分类号： H01L21/50 ,  B81B7/007 ,  B81B2207/095 ,  B81C1/00301 ,  H01L21/6835 ,  H01L21/76898 ,  H01L21/78 ,  H01L23/04 ,  H01L23/10 ,  H01L23/481 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/552 ,  H01L23/585 ,  H01L23/642 ,  H01L23/645 ,  H01L23/66 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/30 ,  H01L24/32 ,  H01L24/33 ,  H01L24/81 ,  H01L24/83 ,  H01L2221/68363 ,  H01L2221/68372 ,  H01L2223/6616 ,  H01L2223/6622 ,  H01L2223/6655 ,  H01L2223/6677 ,  H01L2224/02311 ,  H01L2224/02313 ,  H01L2224/02371 ,  H01L2224/02372 ,  H01L2224/0239 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05073 ,  H01L2224/05155 ,  H01L2224/05548 ,  H01L2224/05573 ,  H01L2224/05644 ,  H01L2224/1146 ,  H01L2224/13009 ,  H01L2224/13024 ,  H01L2224/13083 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/29009 ,  H01L2224/29011 ,  H01L2224/29012 ,  H01L2224/29018 ,  H01L2224/29101 ,  H01L2224/29111 ,  H01L2224/29144 ,  H01L2224/30051 ,  H01L2224/3012 ,  H01L2224/81005 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/83005 ,  H01L2224/83203 ,  H01L2224/83801 ,  H01L2224/83805 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01072 ,  H01L2924/01079 ,  H01L2924/0132 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/1461 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/3512

摘要： A wafer level method of making a micro-electronic and/or micro-mechanic device, having a capping with electrical wafer through connections (vias), comprising the steps of providing a first wafer of a semiconductor material having a first and a second side and a plurality of holes and/or recesses in the first side, and a barrier structure extending over the wafer on the second side, said barrier comprising an inner layer an insulating material, such as oxide, and an outer layer of another material. Then, metal is applied in said holes so as to cover the walls in the holes and the bottom of the holes. The barrier structure is removed and contacts are provided to the wafer through connections on the back-side of the wafer. Bonding structures are provided on either of said first side or the second side of the wafer. The wafer is bonded to another wafer carrying electronic and micro-electronic/mechanic components, such that the first wafer forms a capping structure covering the second wafer. Finally the wafer is singulated to individual devices.

摘要翻译： 一种制造微电子和/或微机械装置的晶片级方法，其具有通过连接（通孔）的电晶片的封盖，包括以下步骤：提供具有第一和第二侧的半导体材料的第一晶片，以及 第一侧中的多个孔和/或凹部，以及在第二侧上延伸到晶片上方的阻挡结构，所述屏障包括绝缘材料（例如氧化物）和另一材料的外层的内层。 然后，将金属施加在所述孔中，以覆盖孔中的壁和孔的底部。 去除阻挡结构，并且通过晶片背面上的连接将接触提供给晶片。 粘合结构设置在晶片的所述第一侧或第二侧中的任一个上。 晶片接合到承载电子和微电子/机械部件的另一个晶片，使得第一晶片形成覆盖第二晶片的封盖结构。 最后，将晶片单个化为单个器件。

公开(公告)号：WO2005084089A1

公开(公告)日：2005-09-09

申请号：PCT/CA2005/000249

申请日：2005-02-24

申请人： BELAIR NETWORKS INC. ,  BRUNETTE, Gilbert, P. ,  JOHNSON, Eric ,  RAYMENT, Stephen, G. ,  SOUL, Colin

发明人： BRUNETTE, Gilbert, P. ,  JOHNSON, Eric ,  RAYMENT, Stephen, G. ,  SOUL, Colin

IPC分类号： H05K1/11

CPC分类号： H05K1/0251 ,  H01L2223/6616 ,  H01L2223/6622 ,  H01L2223/6627 ,  H01L2924/1903 ,  H05K1/0222 ,  H05K3/429 ,  H05K2201/0715 ,  H05K2201/09618 ,  H05K2201/09718 ,  H05K2201/09809

摘要： An interconnection structure for interconnecting circuitry on a first conductive layer to circuitry on a second conductive layer is provided. The interconnection structure of the present invention comprises a signal conductor via surrounded by a plurality of ground vias. The plurality of ground vias shield the signal conductor via, thus providing electrical isolation for the conductor via from the rest of the circuitry. One feature of the present invention is that the plurality of ground vias can be modified, adjusting their diameters and their placement relative to the signal conductor via, in order to affect the overall characteristic impedance of the interconnection structure. This feature is useful when propagating high frequency signals between signal traces on different conductive layers of a printed circuit board. In view of the high frequencies used in today's wireless communication systems, the interconnection structure proposed aids in the practical implementation of radio frequency modules by mitigating the effects of impedance discontinuities ordinarily present at signal trace-to-via transition regions.

摘要翻译： 提供了用于将第一导电层上的电路互连到第二导电层上的电路的互连结构。 本发明的互连结构包括被多个接地通孔包围的信号导体通路。 多个接地通孔屏蔽信号导体通孔，从而为电路的其余部分提供用于导体通路的电气隔离。 本发明的一个特征是可以改变多个接地通孔，调整它们的直径和相对于信号导体通孔的位置，以便影响互连结构的整体特性阻抗。 当在印刷电路板的不同导电层上的信号迹线之间传播高频信号时，该功能非常有用。 鉴于当今无线通信系统中使用的高频，所提出的互连结构通过减轻通常存在于信号跟踪到通过过渡区域的阻抗不连续性的影响，有助于射频模块的实际实现。

公开(公告)号：WO2004017687A1

公开(公告)日：2004-02-26

申请号：PCT/EP2003/012647

申请日：2003-04-18

申请人： INTERNATIONAL BUSINESS MACHINES CORPORATION ,  COMPAGNIE IBM FRANCE ,  CASTRIOTTA, Michele ,  OGGIONI, Stefano ,  ROGIANI, Gianluca ,  SPREAFICO, Mauro ,  VIERO, Giorgio

发明人： CASTRIOTTA, Michele ,  OGGIONI, Stefano ,  ROGIANI, Gianluca ,  SPREAFICO, Mauro ,  VIERO, Giorgio

IPC分类号： H05K1/11

CPC分类号： H05K1/0251 ,  H01L23/49827 ,  H01L23/66 ,  H01L2223/6616 ,  H01L2924/0002 ,  H01L2924/15173 ,  H01L2924/3011 ,  H05K1/112 ,  H05K1/115 ,  H05K1/116 ,  H05K3/4602 ,  H05K2201/09236 ,  H05K2201/09381 ,  H05K2201/09536 ,  H05K2201/096 ,  H05K2201/0979 ,  H01L2924/00

摘要： A stacked via structure (200) adapted to transmit high frequency signals or high intensity current through conductive layers of an electronic device carrier is disclosed. The stacked via structure comprises at least three conductive tracks (205a, 205b, 205c) belonging to three adjacent conductive layers (110a, 110b, 110c) separated by dielectric layers (120), aligned according to z axis. Connections between these conductive tracks are done with at least two vias (210, 215) between each conductive layer. Vias connected to one side of a conductive track are disposed such that they are not aligned with the ones connected to the other side according to z axis. In a preferred embodiment, the shape of these aligned conductive tracks looks like a disk or an annular ring and four vias are used to connect two adjacent conductive layers. These four vias are symmetrically disposed on each of said conductive track. The position of the vias between a first and a second adjacent conductive layers and between a second and a third adjacent conductive layers forms an angle of 45° according to z axis.

摘要翻译： 公开了一种适于通过电子设备载体的导电层传输高频信号或高强度电流的堆叠通孔结构（200）。 叠置的通孔结构包括属于根据z轴排列的电介质层（120）分开的三个相邻导电层（110a，110b，110c）的至少三个导电轨道（205a，205b，205c）。 这些导电轨道之间的连接通过在每个导电层之间的至少两个通孔（210,215）进行。 连接到导电轨道的一侧的通孔布置成使得它们不与根据z轴连接到另一侧的那些对准。 在优选实施例中，这些对准的导电轨迹的形状看起来像盘或环形环，并且四个通孔用于连接两个相邻的导电层。 这四个通孔对称地设置在每个导电轨道上。 在第一和第二相邻导电层之间以及第二和第三相邻导电层之间的通孔的位置根据z轴形成45°的角度。

公开(公告)号：WO2017001599A1

公开(公告)日：2017-01-05

申请号：PCT/EP2016/065382

申请日：2016-06-30

申请人： TRUMPF HÜTTINGER GMBH + CO. KG

发明人： GREDE, André ,  ALT, Alexander ,  GRUNER, Daniel ,  LABANC, Anton

IPC分类号： H03F3/193 ,  H01J37/32 ,  H03F3/217 ,  H03F3/30

CPC分类号： H03F1/523 ,  H01J37/32174 ,  H01L23/66 ,  H01L27/0629 ,  H01L29/7816 ,  H01L2223/6616 ,  H03F3/193 ,  H03F3/195 ,  H03F3/2176 ,  H03F3/3001 ,  H03F2200/451

摘要： Eine nicht lineare Hochfrequenzverstärkeranordnung (1), die geeignet ist, Ausgangsleistungen ≥ 1kW bei Frequenzen ≥ 1MHz zur Plasmaanregung zu erzeugen, umfassend: a. zwei LDMOS-Transistoren (S1, S2), die mit ihrem Sourceanschluss jeweils mit einem Masseverbindungspunkt (5) verbunden sind, wobei die LDMOS-Transistoren (S1, S2) gleichartig ausgebildet sind und in einer Baugruppe (Package) (3) angeordnet sind, b. einen Leistungsübertrager (7), dessen Primärwicklung (6) mit den Drainanschlüssen der LDMOS-Transistoren (S1, S2) verbunden ist, c. einen Signalübertrager (11), dessen Sekundärwicklung (13) mit einem ersten Ende mit dem Gateanschluss (15) des einen LDMOS-Transistors (Sl) verbunden ist und mit einem zweiten Ende mit dem Gateanschluss (17) des anderen LDMOS-Transistors (S2) verbunden ist, d. jeweils einen Rückkoppelpfad (34, 35) von dem Drainanschluss zu dem Gateanschluss (15, 17) jedes LDMOS-Transistors (S1, S2).

摘要翻译： 其适于产生输出在频率≥1兆赫等离子体激发≥1千瓦，包含非线性高频放大器装置（1）：一。 2个LDMOS晶体管（S1，S2），其具有分别连接到接地连接点（5）它们的源极端子，所述LDMOS晶体管（S1，S2）是在一个包（package）（3）被布置的相同的设计，并且 湾 电力变压器（7），其初级绕组（6）连接到LDMOS晶体管（S1，S2）的漏极端被连接，C。 具有第一端部连接到LDMOS晶体管（S1）的栅极端子（15）的信号变压器（11），其次级绕组（13）连接并具有第二端连接至另一个LDMOS晶体管的栅极端子（17）（S2） 连接峰，d。 每一个都具有从漏极端子到每个LDMOS晶体管（S1，S2）的栅极端子（15，17）的反馈路径（34，35）。