公开(公告)号：WO2015008870A3

公开(公告)日：2015-03-19

申请号：PCT/JP2014069265

申请日：2014-07-15

Applicant: TOSHIBA KK

Inventor： SUGIZAKI YOSHIAKI ,  KOJIMA AKIHIRO

IPC: H01L33/00 ,  H01L23/00 ,  H01L25/13 ,  H01L33/20 ,  H01L33/54 ,  H01L33/62 ,  H01L33/64 ,  H05K3/00 ,  H05K3/36

CPC classification number: H01L33/20 ,  H01L21/561 ,  H01L21/568 ,  H01L21/67793 ,  H01L24/03 ,  H01L24/11 ,  H01L24/96 ,  H01L24/97 ,  H01L33/0095 ,  H01L33/54 ,  H01L33/62 ,  H01L33/647 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/1134 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/20 ,  H01L2224/95115 ,  H01L2224/95136 ,  H01L2224/96 ,  H01L2924/12035 ,  H01L2924/12041 ,  H01L2924/15153 ,  H01L2924/15155 ,  H01L2933/0033 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2924/00014

Abstract: A method for manufacturing a semiconductor device according to an embodiment includes making intermediate structural bodies. The shape of an upper and a lower portion of the body are different from each other. The rotational symmetry of the electrode corresponds to that of the semiconductor body. The method includes arranging the intermediate structural bodies to be separated from each other on a tray and vibrating the tray. By causing one of these portions to engage with a recess in an upper surface of a tray the bodies are self-assembled on the tray. The one portion is specially shaped to engage with the recess, while the opposite side does not to engage with the recess. The method includes forming an external electrode connected to an electrode of the intermediate structural body with extends laterally from the body.

Abstract translation: 根据实施例的用于制造半导体器件的方法包括制造中间结构体。 主体的上部和下部的形状彼此不同。 电极的旋转对称性对应于半导体本体的旋转对称性。 该方法包括将中间结构体彼此分开布置在托盘上并振动该托盘。 通过使这些部分中的一个与托盘的上表面中的凹部接合，主体在托盘上自组装。 这一部分是特殊成形的以与凹槽接合，而相对侧不与凹槽接合。 该方法包括形成连接到中间结构体的电极并从本体横向延伸的外部电极。

公开(公告)号：WO2015008870A2

公开(公告)日：2015-01-22

申请号：PCT/JP2014/069265

申请日：2014-07-15

Applicant: KABUSHIKI KAISHA TOSHIBA

Inventor： SUGIZAKI, Yoshiaki ,  KOJIMA, Akihiro

IPC: H01L33/00

CPC classification number: H01L33/20 ,  H01L21/561 ,  H01L21/568 ,  H01L21/67793 ,  H01L24/03 ,  H01L24/11 ,  H01L24/96 ,  H01L24/97 ,  H01L33/0095 ,  H01L33/54 ,  H01L33/62 ,  H01L33/647 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/1134 ,  H01L2224/12105 ,  H01L2224/13024 ,  H01L2224/20 ,  H01L2224/95001 ,  H01L2224/95115 ,  H01L2224/95136 ,  H01L2224/96 ,  H01L2924/12035 ,  H01L2924/12041 ,  H01L2924/15153 ,  H01L2924/15155 ,  H01L2933/0033 ,  H01L2224/11 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2924/00014

Abstract: A method for manufacturing a semiconductor device according to an embodiment includes making intermediate structural bodies. A configuration of an upper portion of the intermediate structural body and a configuration of a lower portion of it are different from each other. The method includes arranging the intermediate structural bodies to be separated from each other by causing one portion selected from the upper portion and the lower portion to engage with a recess multiply made in an upper surface of a tray by causing the intermediate structural bodies to tumble on the tray. The one portion is configured to engage with the recess. The other portion selected from the upper portion and the lower portion is configured not to engage with the recess. The method includes forming an external electrode connected to an electrode of the intermediate structural body.

Abstract translation: 根据实施例的半导体器件的制造方法包括制造中间结构体。 中间结构体的上部的构造和下部的构造不同。 该方法包括通过使从上部和下部中选择的一部分与通过使中间结构体翻转而在托盘的上表面上形成的凹槽相互啮合而布置中间结构体彼此分离的部分 托盘。 所述一个部分被配置成与所述凹部接合。 从上部和下部选择的另一部分构造成不与凹部接合。 该方法包括形成连接到中间结构体的电极的外部电极。

公开(公告)号：WO2014120441A1

公开(公告)日：2014-08-07

申请号：PCT/US2014/011607

申请日：2014-01-15

Applicant: NTHDEGREE TECHNOLOGIES WORLDWIDE INC.

Inventor： ORAW, Bradley Steven

IPC: H01L33/00 ,  H01L33/08 ,  H01L33/62 ,  H01L33/36

CPC classification number: H01L25/0756 ,  H01L21/568 ,  H01L33/387 ,  H01L33/42 ,  H01L33/44 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/24137 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2924/0002 ,  H01L2933/0033 ,  H01L2924/00

Abstract: A first layer of first vertical light emitting diodes (VLEDs) is printed on a conductor surface. A first transparent conductor layer is deposited over the first VLEDs to electrically contact top electrodes of the first VLEDs. A second layer of second VLEDs is printed on the first transparent conductor layer. Since the VLEDs are printed as an ink, the second VLEDs are not vertically aligned with the first VLEDs, so light from the first VLEDs is not substantially blocked by the second VLEDs when the VLEDs are turned on. A second transparent conductor layer is deposited over the second VLEDs to electrically contact top electrodes of the second VLEDs. By this structure, the first VLEDs are connected in parallel, the second VLEDs are connected in parallel, and the first layer of first VLEDs and the second layer of second VLEDs are connected in series by the first transparent conductor layer.

Abstract translation: 第一层第一垂直发光二极管（VLED）印在导体表面上。 在第一VLED上沉积第一透明导体层以电接触第一VLED的顶部电极。 在第一透明导体层上印刷第二层第二VLED。 由于VLED被印刷为墨水，所以第二VLED不与第一VLED垂直对准，因此当VLED被打开时，来自第一VLED的光基本上被第二VLED阻挡。 在第二VLED上沉积第二透明导体层以电接触第二VLED的顶部电极。 通过这种结构，第一VLED并联连接，第二VLED并联连接，第一VLED的第一层和第二VLED的第二层通过第一透明导体层串联连接。

公开(公告)号：WO2014052559A1

公开(公告)日：2014-04-03

申请号：PCT/US2013/061873

申请日：2013-09-26

Applicant: KNOWLES ELECTRONICS, LLC

Inventor： VOS, Sandra F. ,  GIESECKE, Daniel

IPC: H04R19/04 ,  H01L29/84

CPC classification number: H04R19/04 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/24145 ,  H01L2224/2518 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2924/15151 ,  H04R1/04 ,  H04R19/005 ,  H04R31/00

Abstract: A Microelectromechanical System (MEMS) microphone includes a printed circuit board, a MEMS die, and an integrated circuit. The MEMS die disposed on a top surface of the printed circuit board. The integrated circuit is disposed at least partially within the printed circuit board and produces at least one output signal. The at least one output signal of the integrated circuit is routed directly into at least one conductor to access pads at the printed circuit board. The access pads are disposed on a bottom surface of the printed circuit board that is opposite the top surface. The integrated circuit includes conductive pads and an interface layer is disposed between the conductive pads of the integrated circuit and the printed circuit board.

Abstract translation: 微机电系统（MEMS）麦克风包括印刷电路板，MEMS管芯和集成电路。 MEMS芯片设置在印刷电路板的顶表面上。 集成电路至少部分地布置在印刷电路板内并产生至少一个输出信号。 集成电路的至少一个输出信号被直接路由到至少一个导体中以访问印刷电路板上的焊盘。 通路板布置在印刷电路板的与顶表面相对的底表面上。 集成电路包括导电焊盘，并且界面层设置在集成电路的导电焊盘和印刷电路板之间。

公开(公告)号：WO2011061695A2

公开(公告)日：2011-05-26

申请号：PCT/IB2010/055226

申请日：2010-11-17

Applicant: OC OERLIKON BALZERS AG ,  RIETZLER, Wolfgang ,  SCHOLTE VAN MAST, Bart

Inventor： RIETZLER, Wolfgang ,  SCHOLTE VAN MAST, Bart

IPC: H01L23/14

CPC classification number: H01L24/96 ,  C23C14/22 ,  H01J37/321 ,  H01J37/3244 ,  H01J2237/32 ,  H01L21/561 ,  H01L21/568 ,  H01L21/67017 ,  H01L21/67167 ,  H01L21/67207 ,  H01L21/67236 ,  H01L21/6835 ,  H01L23/147 ,  H01L23/293 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/97 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/20 ,  H01L2224/92 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12041 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2924/3641 ,  H01L2224/96 ,  H01L2224/82 ,  H01L2924/00

Abstract: A method of processing a substrate (1) that displays out-gassing when placed in a vacuum comprises placing the substrate in a vacuum and performing an out-gassing treatment by heating the substrate (1) to a temperature T1 and removing gaseous contamination emitted from the substrate (1) until the out-gassing rate is determined by the diffusion of the substrate's con¬ tamination and thus essentially a steady state has been established. Afterwards, the temperature is lowered to a temperature T2 at which the diffusion rate of the substrate's contamination is lower than at T1. The substrate (1) is further processed at said temperature T2 until the substrate (1) has been covered with a film (16) comprising a metal.

Abstract translation: 一种处理在放置在真空中时显示排出气体的衬底（1）的方法包括将衬底放置在真空中并通过将衬底（1）加热到温度T1并去除从 基板（1）直到排气速率由基板共振的扩散确定，因此基本上已经建立了稳定状态。 之后，将温度降低到衬底污染扩散速率低于T1的温度T2。 在所述温度T2下进一步处理衬底（1），直到衬底（1）已被包含金属的膜（16）覆盖。

公开(公告)号：WO2010059333A3

公开(公告)日：2010-07-22

申请号：PCT/US2009061879

申请日：2009-10-23

Applicant: FAIRCHILD SEMICONDUCTOR ,  GRUENHAGEN MICHAEL D ,  KIM SUKU ,  MURPHY JAMES J ,  HO IHSIU ,  TJHIA EDDY ,  WU CHUNG-LIN ,  LARSEN MARK ,  DIKSHIT ROHIT

Inventor： GRUENHAGEN MICHAEL D ,  KIM SUKU ,  MURPHY JAMES J ,  HO IHSIU ,  TJHIA EDDY ,  WU CHUNG-LIN ,  LARSEN MARK ,  DIKSHIT ROHIT

IPC: H01L23/48

CPC classification number: H01L23/36 ,  H01L23/3114 ,  H01L23/482 ,  H01L24/16 ,  H01L24/19 ,  H01L24/31 ,  H01L29/0657 ,  H01L29/7802 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/73253 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/351 ,  H01L2924/00

Abstract: Disclosed are semiconductor die structures that enable a die having a vertical power device to be packaged in a wafer-level chip scale package where the current-conducting terminals are present at one surface of the die, and where the device has very low on-state resistance. In an exemplary embodiment, a trench and an aperture are formed in a backside of a die, with the aperture contacting a conductive region at the top surface of the die. A conductive layer and/or a conductive body may be disposed on the trench and aperture to electrically couple the backside current-conducting electrode of the device to the conductive region. Also disclosed are packages and systems using a die with a die structure according to the invention, and methods of making dice with a die structure according to the invention.

Abstract translation: 公开了半导体管芯结构，其使得具有垂直功率器件的管芯能够被封装在晶片级芯片规模封装中，其中导电端子存在于管芯的一个表面处，并且其中器件具有非常低的导通状态 抵抗性。 在示例性实施例中，沟槽和孔口形成在管芯的背侧中，其中孔口接触管芯顶表面处的导电区域。 导电层和/或导电体可以设置在沟槽和开口上以将器件的背面导电电极电耦合到导电区域。 还公开了使用根据本发明的具有模具结构的模具的包装和系统，以及使用根据本发明的模具结构来制造模具的方法。

公开(公告)号：WO2010059333A2

公开(公告)日：2010-05-27

申请号：PCT/US2009/061879

申请日：2009-10-23

Applicant: FAIRCHILD SEMICONDUCTOR CORPORATION ,  GRUENHAGEN, Michael D. ,  KIM, Suku ,  MURPHY, James J. ,  HO, Ihsiu ,  TJHIA, Eddy ,  WU, Chung-Lin ,  LARSEN, Mark ,  DIKSHIT, Rohit

Inventor： GRUENHAGEN, Michael D. ,  KIM, Suku ,  MURPHY, James J. ,  HO, Ihsiu ,  TJHIA, Eddy ,  WU, Chung-Lin ,  LARSEN, Mark ,  DIKSHIT, Rohit

IPC: H01L23/48

CPC classification number: H01L29/7802 ,  H01L23/3114 ,  H01L23/36 ,  H01L23/482 ,  H01L24/16 ,  H01L24/19 ,  H01L24/31 ,  H01L29/0657 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/73253 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/351 ,  H01L2924/00

Abstract: Disclosed are semiconductor die structures that enable a die having a vertical power device to be packaged in a wafer-level chip scale package where the current-conducting terminals are present at one surface of the die, and where the device has very low on-state resistance. In an exemplary embodiment, a trench and an aperture are formed in a backside of a die, with the aperture contacting a conductive region at the top surface of the die. A conductive layer and/or a conductive body may be disposed on the trench and aperture to electrically couple the backside current-conducting electrode of the device to the conductive region. Also disclosed are packages and systems using a die with a die structure according to the invention, and methods of making dice with a die structure according to the invention.

Abstract translation: 公开了半导体管芯结构，其使具有垂直功率器件的管芯封装在晶片级芯片级封装中，其中导电端子存在于管芯的一个表面处，并且器件具有非常低的导通状态 抵抗性。 在示例性实施例中，沟槽和孔形成在管芯的背面，孔与导管的顶表面处的导电区接触。 可以在沟槽和孔上设置导电层和/或导体，以将器件的背面导电电极电耦合到导电区域。 还公开了使用根据本发明的具有模具结构的模具的封装和系统，以及根据本发明的具有模具结构的模具的方法。

公开(公告)号：WO2010010911A1

公开(公告)日：2010-01-28

申请号：PCT/JP2009/063156

申请日：2009-07-23

Applicant: 日本電気株式会社 ,  NECエレクトロニクス株式会社 ,  森 健太郎 ,  村井 秀哉 ,  山道 新太郎 ,  川野 連也 ,  副島 康志

Inventor： 森　健太郎 ,  村井　秀哉 ,  山道　新太郎 ,  川野　連也 ,  副島　康志

IPC: H05K3/46 ,  H01L23/12

CPC classification number: H05K1/185 ,  H01L23/5389 ,  H01L24/19 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/0102 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01056 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01084 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H05K1/115 ,  H05K3/4644 ,  H05K2201/0352 ,  H05K2201/10674 ,  H05K2203/0152 ,  H05K2203/0156 ,  H05K2203/063 ,  H05K2203/1469 ,  H01L2924/00

Abstract: 　狭ピッチ、多ピンの半導体素子を配線基板に内蔵した半導体装置において、歩留まりを劣化させることなく多層化を実現することができる高信頼性の半導体装置およびその製造方法を提供する。複数の配線層及び絶縁層が積層され、半導体素子が絶縁層に埋設され、各絶縁層（１５、１８、２１）に設けられたビア（１６、１９、２２）、または各配線層に設けられた配線（１７、２０、２３）の少なくとも一つが、他の絶縁層または配線層に設けられたビアまたは配線と異なる断面形状を有する。

Abstract translation: 提供一种具有嵌入在布线基板中的窄间距和多引脚半导体元件的高可靠性半导体器件，其能够在不降低产率的情况下进行多层化及其制造方法。 堆叠多个布线层和绝缘层，将半导体元件嵌入绝缘层中，并且设置在各个绝缘层（15,18,21）中的至少一个通孔（16,19,22）或电线（17， 设置在各个布线层中的截面形状不同于设置在另一绝缘层或布线层中的通孔或导线的截面形状。

公开(公告)号：WO2009153912A1

公开(公告)日：2009-12-23

申请号：PCT/JP2009/001947

申请日：2009-04-30

Applicant: 日本電気株式会社 ,  NECエレクトロニクス株式会社 ,  村井秀哉 ,  森健太郎 ,  山道新太郎 ,  川野連也 ,  副島康志

Inventor： 村井秀哉 ,  森健太郎 ,  山道新太郎 ,  川野連也 ,  副島康志

IPC: H01L23/12 ,  H01L23/538

CPC classification number: H01L23/5389 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/5383 ,  H01L23/5386 ,  H01L23/544 ,  H01L24/20 ,  H01L24/97 ,  H01L2223/5442 ,  H01L2223/54473 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/97 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/14 ,  H01L2924/15173 ,  H01L2924/15174 ,  H01L2924/18162 ,  H01L2924/3025 ,  H01L2224/82

Abstract: 　本発明に係る半導体装置１は、外部端子４を有する半導体チップ２が絶縁層３に内蔵されている。絶縁層３上には、外部端子４から半導体チップ２の平面外方に向かって伸びるファンアウト配線６が形成されている。ファンアウト配線６は、半導体チップ２の周囲領域Ａに、半導体チップ２の内蔵位置を基準として形成された配線６ａと、半導体チップ２の周囲以外の領域Ｂに、半導体チップ２の内蔵位置と異なる基準で形成された配線６ｂと、を備えている。半導体チップ２の周囲領域Ａの配線６ａと半導体チップ２の周囲以外の領域Ｂの配線６ｂとは、電気的に接続されている。

Abstract translation: 在半导体器件（1）中，在绝缘层（3）中并入具有外部端子（4）的半导体芯片（2）。 在绝缘层（3）上形成有从外部端子（4）朝向半导体芯片（2）的平坦表面的外部延伸的扇出布线（6）。 扇出布线（6）设置有布线（6a），其以半导体芯片（2）的并入位置为基准形成在半导体芯片（2）的周围区域（A）中，并且 布线（6b），其形成在与半导体芯片（2）的周围不同的参考区域（B）中，与半导体芯片（2）的结合位置不同。 半导体芯片（2）的周边区域（A）中的布线（6a）和除了半导体芯片（2）的周边之外的区域（B）中的布线（6b）彼此电连接。

公开(公告)号：WO2009147546A1

公开(公告)日：2009-12-10

申请号：PCT/IB2009/051964

申请日：2009-05-13

Applicant: NXP B.V. ,  ZENZ, Christian

Inventor： ZENZ, Christian

IPC: H01L21/60 ,  G06K19/077 ,  H01L23/538

CPC classification number: H01L24/19 ,  G06K19/07749 ,  H01L23/49822 ,  H01L23/5389 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/211 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14

Abstract: In a method for manufacturing an electronic device an integrated circuit (1) is arranged between two layers (2, 3) of a substrate, said integrated circuit (1) having at least one contacting surface, a hole (4) is formed in at least one substrate layer (3) above said at least one contacting surface, a conductive structure (5) is formed on a surface of said at least one substrate layer (3) facing away from the integrated circuit (1) and said conductive structure (5) is connected to said contacting surface by means of said hole (4).

Abstract translation: 在电子设备的制造方法中，集成电路（1）布置在基板的两个层（2,3）之间，所述集成电路（1）具有至少一个接触表面，孔（4）形成在 在所述至少一个接触表面上方的至少一个衬底层（3），在所述至少一个衬底层（3）的远离集成电路（1）和所述导电结构（1）的表面上形成导电结构（5） 5）通过所述孔（4）连接到所述接触表面。