公开(公告)号：WO2018171100A1

公开(公告)日：2018-09-27

申请号：PCT/CN2017/095419

申请日：2017-08-01

Applicant: 中芯长电半导体(江阴)有限公司

Inventor： 林章申 ,  林正忠 ,  何志宏

IPC: H01L21/56

CPC classification number: H01L21/568 ,  H01L2224/04105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/19 ,  H01L2224/73204 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/19105

Abstract: 一种集成有功率传输芯片（3）的封装结构的封装方法，所述封装结构包括用电芯片（5）及连接于所述用电芯片（5）下方的功率传输芯片（3）；所述功率传输芯片（3）用于将外部电源的电压转换成所述用电芯片（5）所需的多个电压，并提供多条对接所述用电芯片（5）的供电轨道。该封装方法利用所述功率传输芯片（3）作为有源2.5D中介板，通过微凸块或其它凸块结构将用电芯片（5）集成在有源2.5D中介板上，得到三维堆叠芯片结构。整个系统电路板的功率传输系统由所述功率传输芯片（3）实现，可以消除封装基板上的寄生电阻，从而提高功率传输效率，改善功率控制的响应时间，提高保真度。

公开(公告)号：WO2017215771A1

公开(公告)日：2017-12-21

申请号：PCT/EP2016/079607

申请日：2016-12-02

Applicant: SnapTrack, Inc.

Inventor： FRANZ, Andreas ,  PORTMANN, Jürgen ,  REITLINGER, Claus ,  KIEFL, Stefan ,  FREUDENBERG, Oliver ,  WEIDNER, Karl

IPC: H01L23/552 ,  H01L23/367 ,  H01L23/538 ,  H01L25/10 ,  H01L21/60 ,  H01L21/98

CPC classification number: H01L23/5385 ,  H01L21/561 ,  H01L21/565 ,  H01L23/3107 ,  H01L23/367 ,  H01L23/3736 ,  H01L23/49805 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/5384 ,  H01L23/5389 ,  H01L23/552 ,  H01L23/66 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/96 ,  H01L24/97 ,  H01L25/105 ,  H01L25/16 ,  H01L25/50 ,  H01L2223/6677 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/13564 ,  H01L2224/13611 ,  H01L2224/24137 ,  H01L2224/24195 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/81805 ,  H01L2224/96 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/1064 ,  H01L2225/107 ,  H01L2225/1082 ,  H01L2225/1088 ,  H01L2225/1094 ,  H01L2924/143 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/1461 ,  H01L2924/1815 ,  H01L2924/18162 ,  H01L2924/19105 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2224/81 ,  H01L2924/00014

Abstract: Die vorliegende Erfindung betrifft ein Modul, das einen unteren Modulbestandteil (1), der ein Material (3) aufweist, in das zumindest ein erstes Bauelement (4) eingebettet ist, und einen oberen Modulbestandteil (2), der ein Material (3) aufweist, in das zumindest ein zweites Bauelement (16) eingebettet ist, aufweist. Der obere Modulbestandteil (2) und der untere Modulbestandteil (1) sind übereinander gestapelt, wobei der untere und der obere Modulbestandteil (2) elektrisch miteinander kontaktiert sind und mechanisch miteinander verbunden sind. Ferner betrifft die vorliegende Erfindung ein einfaches und kostengünstiges Verfahren zur Herstellung einer Vielzahl von Modulen. Durch die Erfindung können die Module in Fläche und Höhe miniaturisiert werden und/oder eine höhere Integration durch 3D Packaging erreicht werden.

Abstract translation:

本发明涉及一种包括一个下部模块组件（1），包括一个材料（3）被嵌入在所述至少一个第一部件（4）的模块，并且上部模块组件（2） 包括至少一个第二部件（16）嵌入其中的材料（3）。 上部模块部件（2）和下部模块部件（1）一个在另一个之上地堆叠，其中下部和上部模块部件（2）彼此电接触并机械连接到彼此。 此外，本发明涉及用于制造多个模块的简单且成本有效的方法。 通过本发明，模块可以在空间和高度上小型化和/或通过3D包装可以实现更高的集成度。

公开(公告)号：WO2017144573A1

公开(公告)日：2017-08-31

申请号：PCT/EP2017/054140

申请日：2017-02-23

Applicant: X-CELEPRINT LIMITED

Inventor： BOWER, Christopher ,  MEITL, Matthew

IPC: H01L21/683

CPC classification number: H01L25/167 ,  H01L21/67144 ,  H01L21/6835 ,  H01L24/97 ,  H01L25/0753 ,  H01L33/0095 ,  H01L33/62 ,  H01L2221/68354 ,  H01L2221/68368 ,  H01L2221/68381 ,  H01L2224/24227 ,  H01L2224/82007 ,  H01L2224/951 ,  H01L2224/95136 ,  H01L2924/12041 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/1815 ,  H01L2924/18162 ,  H01L2933/0066

Abstract: A method of making a micro-transfer printed system includes providing a source wafer (10) having a plurality of micro-transfer printable source devices (12 arranged at a source spatial density; providing an intermediate wafer (20) having a plurality of micro-transfer printable intermediate supports (24) arranged at an intermediate spatial density less than or equal to the source spatial density; providing a destination substrate (30); micro-transfer printing the source devices from the source wafer to the intermediate supports of the intermediate wafer with a source stamp having a plurality of posts at a source transfer density to make an intermediate device (22) on each intermediate support; and micro-transfer printing the intermediate devices from the intermediate wafer to the destination substrate at a destination spatial density less than the source spatial density with an intermediate stamp having a plurality of posts at an intermediate transfer density less than the source transfer density.

Abstract translation: 制造微转移印刷系统的方法包括提供具有多个微转移可印刷源装置（12）的源晶片（10），其以源空间密度排列;提供中间晶片（ 20），其具有以小于或等于所述源空间密度的中间空间密度布置的多个可微转印的中间支撑体（24）;提供目标基板（30）;将所述源设备从所述源晶圆 利用具有源传输密度的多个柱的源印模在中间晶圆的中间支撑体上形成中间装置（22）;以及将中间装置从中间晶圆微传送到目的地 基板以小于源空间密度的目标空间密度与具有中间转印密度小于中间转印密度的多个柱的中间印章相接触 源传输密度。

公开(公告)号：WO2017124671A1

公开(公告)日：2017-07-27

申请号：PCT/CN2016/082832

申请日：2016-05-20

Applicant: 中芯长电半导体(江阴)有限公司

Inventor： 仇月东 ,  林正忠

IPC: H01L21/60

CPC classification number: H01L24/96 ,  H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2924/18162 ,  H01L2924/00012

Abstract: 一种扇出型芯片(201)的封装方法及封装结构，所述封装结构包括：带凸块(203)的芯片(201)，所述芯片(201)表面形成有介质层(204)，其表面露出有各凸块(203)；塑封材料(207)，填充于各带凸块(203)的芯片(201)之间，所述塑封材料(207)的高度不超过各凸块(203)，以使各凸块(203)露出于塑封材料(207)的表面；重新布线层(208)，形成于各带凸块(203)的芯片(201)表面，以实现各芯片(201)之间的互连；以及凸块下金属层(210)以及微凸点(211)。通过在带凸块(203)的芯片(201)表面形成露出各凸块(203)的介质层(204)，不仅可以对各凸块(203)进行保护，且可以实现后续芯片(201)之间的互连，可以避免后续制作重新布线层(208)或焊料微凸点(211)的过程中，由于热膨胀而导致的凸块(203)的破损或断裂等情况，大大提高了封装的性能，同时提高成品率。

公开(公告)号：WO2017059141A1

公开(公告)日：2017-04-06

申请号：PCT/US2016/054552

申请日：2016-09-29

Applicant: QUALCOMM INCORPORATED

Inventor： KUMAR, Rajneesh ,  KIM, Chin-Kwan ,  ROGGEMAN, Brian

IPC: H01L25/065

CPC classification number: H01L25/105 ,  H01L21/568 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/5386 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L24/92 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13111 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H01L2225/1023 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/01029

Abstract: A package on package (PoP) device that includes a first package, a second package that is coupled to the first package, and at least one gap controller located between the first package and the second package, where the at least one gap controller is configured to provide a minimum gap between the first package and the second package. The first package includes a first electronic package component (e.g., first die). In some implementations, the at least one gap controller is coupled to the first package, but free of coupling with the second package. The at least one gap controller is located on or about a center of the first package. The at least one gap controller may be located between the first electronic package component (e.g., first die) and the second package. The package on package (PoP) device may include an encapsulation layer between the first package and the second package.

Abstract translation: 一种包装（PoP）装置，包括第一包装，耦合到第一包装的第二包装以及位于第一包装和第二包装之间的至少一个间隙控制器，其中至少一个间隙控制器被配置 以提供第一包装和第二包装之间的最小间隙。 第一封装包括第一电子封装部件（例如，第一管芯）。 在一些实施方案中，至少一个间隙控制器耦合到第一封装，但是没有与第二封装的耦合。 所述至少一个间隙控制器位于第一包装的中心或其周围。 至少一个间隙控制器可以位于第一电子封装部件（例如，第一管芯）和第二封装之间。 封装（PoP）设备上的封装可以包括在第一封装和第二封装之间的封装层。

公开(公告)号：WO2017045423A1

公开(公告)日：2017-03-23

申请号：PCT/CN2016/082840

申请日：2016-05-20

Applicant: 中芯长电半导体(江阴)有限公司

Inventor： 林正忠 ,  蔡奇风

IPC: H01L21/56 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L21/56 ,  H01L21/568 ,  H01L21/768 ,  H01L24/19 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24137 ,  H01L2924/18162

Abstract: 本发明提供一种扇出型晶圆级封装方法，包括：提供一载体，在载体表面形成粘合层；将至少一半导体芯片正面朝上贴装于粘合层表面；采用注塑工艺将半导体芯片塑封于塑封材料层中；采用微压印工艺在塑封材料层内形成与后续要形成的连接通孔及重新布线层相对应的开口；在开口内形成连接通孔及重新布线层。相较于现有技术，本发明采用微压印工艺在塑封材料层内形成连接通孔及重新布线层图形，减少了光刻RDL层的步骤，有效地降低了生产成本，且整个工艺过程中步骤简单，可以大大提高产品的产量，在半导体封装域具有广泛的应用前景。

公开(公告)号：WO2017041491A1

公开(公告)日：2017-03-16

申请号：PCT/CN2016/080209

申请日：2016-04-26

Applicant: 柯全 ,  伊福廷 ,  潘明

Inventor： 柯全 ,  伊福廷 ,  潘明

IPC: H01L21/60 ,  H01L33/48 ,  H01L33/62

CPC classification number: H01L33/48 ,  H01L21/568 ,  H01L33/62 ,  H01L2224/04105 ,  H01L2224/19 ,  H01L2224/96 ,  H01L2924/18162

Abstract: 一种倒装芯片的封装方法，包括：在倒装芯片的电极表面和封装基板的表面同时电铸金属，实现倒装芯片的电极和封装基板之间通过金属连接。具体包括：S1、在倒装芯片周围设置封装基板；S2、在倒装芯片的电极表面和封装基板的表面镀金属导电膜；S3、在金属导电膜的表面涂覆光刻胶；S4、在光刻机上将光刻板上的电极结构与倒装芯片的电极结构对准并进行光刻，获得光刻胶结构模，并使得电极之间的绝缘部位覆盖光刻胶；S5、将金属导电膜作为电极，在光刻胶结构模内电铸金属，使得光刻胶结构模内长满金属；S6、去除覆盖在绝缘部位的光刻胶及光刻胶覆盖的金属导电膜。该方法利用电铸和光刻技术，简化工艺，提高生产效率。

公开(公告)号：WO2017007988A1

公开(公告)日：2017-01-12

申请号：PCT/US2016/041443

申请日：2016-07-08

Applicant: DECA TECHNOLOGIES INC.

Inventor： OLSON, Timothy, L. ,  ROGERS, William, Boyd ,  ALDAS, Ferdinand

IPC: H01L21/308

CPC classification number: H01L21/30604 ,  H01L21/568 ,  H01L21/67784 ,  H01L24/03 ,  H01L24/05 ,  H01L24/19 ,  H01L24/75 ,  H01L24/76 ,  H01L24/96 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/03614 ,  H01L2224/0381 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05111 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/742 ,  H01L2224/7501 ,  H01L2224/75651 ,  H01L2224/7665 ,  H01L2224/94 ,  H01L2924/18162 ,  H01L2224/214

Abstract: A method of removing at least a portion of a layer of material from over a semiconductor substrate that can include dispensing an etching solution over the semiconductor substrate to form a pool of etching solution on the layer of material, wherein a footprint of the pool of etching solution is less than a footprint of the semiconductor substrate. The pool of etching solution and the semiconductor substrate can be moved with respect to each other. A pool boundary of the pool of etching solution can be defined on the semiconductor substrate with at least one air-knife such that the pool of etching solution etches the layer of material over the semiconductor substrate within the footprint of the pool of etching solution. The etching solution and at least a portion of the layer of material etched by the etching solution can be removed with the at least one air-knife.

Abstract translation: 一种从半导体衬底上去除材料层的至少一部分的方法，其可以包括在半导体衬底上分配蚀刻溶液以在该材料层上形成蚀刻溶液池，其中蚀刻池的覆盖区 溶液小于半导体衬底的覆盖区。 蚀刻溶液池和半导体衬底可以相对于彼此移动。 可以使用至少一个气刀在半导体衬底上限定蚀刻溶液池的池边界，使得蚀刻溶液池在蚀刻溶液池的覆盖区内蚀刻半导体衬底上的材料层。 蚀刻溶液和由蚀刻溶液蚀刻的材料层的至少一部分可以用至少一个气刀去除。

公开(公告)号：WO2016036667A1

公开(公告)日：2016-03-10

申请号：PCT/US2015/047781

申请日：2015-08-31

Applicant: INVENSAS CORPORATION

Inventor： WANG, Liang ,  KATKAR, Rajesh ,  SHEN, Hong

IPC: H01L25/065 ,  H01L25/10 ,  H01L25/00

CPC classification number: H01L24/09 ,  B81B7/008 ,  B81B2207/07 ,  B81C1/0023 ,  H01L21/565 ,  H01L21/76877 ,  H01L23/3107 ,  H01L23/3157 ,  H01L23/34 ,  H01L23/367 ,  H01L23/481 ,  H01L23/49838 ,  H01L23/5389 ,  H01L24/06 ,  H01L24/17 ,  H01L24/19 ,  H01L24/20 ,  H01L24/33 ,  H01L24/48 ,  H01L24/49 ,  H01L24/89 ,  H01L24/96 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/10 ,  H01L25/105 ,  H01L25/18 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/06181 ,  H01L2224/08225 ,  H01L2224/09181 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/33517 ,  H01L2224/48135 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73209 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2224/80001 ,  H01L2224/81005 ,  H01L2224/92124 ,  H01L2224/92133 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06548 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2924/07802 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/1511 ,  H01L2924/15153 ,  H01L2924/15192 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/32225 ,  H01L2924/00012 ,  H01L2224/05599 ,  H01L2224/85399

Abstract: In a multi-chip module (MCM), a "super" chip (110N) is attached to multiple "plain" chips (110F' "super" and "plain" chips can be any chips). The super chip is positioned above the wiring board (WB) but below at least some of plain chips (110F). The plain chips overlap the super chip. Further, the plain chips' low speed IOs can be connected to the WB by long direct connections such as bond wires (e.g. BVAs) or solder stacks; such connections can be placed side by side with the super chip. Such connections can be long, so the super chip is not required to be thin. Also, if through-substrate vias (TSVs) are omitted, the manufacturing yield is high and the manufacturing cost is low. Other structures are provided that combine the short and long direct connections to obtain desired physical and electrical properties.

Abstract translation: 在多芯片模块（MCM）中，“超级”芯片（110N）被连接到多个“普通”芯片（110F“超”和“平原”芯片可以是任何芯片）。 超级芯片位于布线板（WB）上方，但位于平面芯片（110F）的至少一些之上。 普通芯片与超级芯片重叠。 此外，普通芯片的低速IO可以通过诸如接合线（例如BVA）或焊料堆的长直接连接连接到WB; 这种连接可以与超级芯片并排放置。 这样的连接可能很长，所以超级芯片不需要很薄。 此外，如果省略通孔基板通孔（TSV），则制造成品率高，制造成本低。 提供了组合短和长直接连接以获得所需物理和电性能的其它结构。

公开(公告)号：WO2016023709A1

公开(公告)日：2016-02-18

申请号：PCT/EP2015/066535

申请日：2015-07-20

Applicant: OSRAM GMBH

Inventor： SCHLOSSER, Philipp ,  WALDSCHIK, Andreas

IPC: H01L33/00 ,  H01L33/48 ,  H01L33/54 ,  H01L33/60 ,  H01L25/075

CPC classification number: H01L33/60 ,  H01L21/568 ,  H01L25/0753 ,  H01L33/486 ,  H01L33/502 ,  H01L33/54 ,  H01L33/56 ,  H01L33/62 ,  H01L2224/04105 ,  H01L2224/18 ,  H01L2224/19 ,  H01L2224/96 ,  H01L2924/18162 ,  H01L2933/0033 ,  H01L2933/005 ,  H01L2933/0058 ,  H01L2933/0066

Abstract: Ein Verfahren (S1-S9) zum Herstellen einer Beleuchtungsvorrichtung, bei dem mehrere nebeneinander angeordnete Halbleiteremitter bis auf eine Seite, die ihre elektrischen Anschlüsse aufweist, in einer lichtdurchlässigen Vergussmasse (6) eingebettet werden (S2), in die lichtdurchlässige Vergussmasse (6) an der die elektrischen Anschlüsse aufweisenden Seite zwischen mindestens zwei Halbleiteremittern Gräben (7a, 7b) eingebracht werden (S4, S5), die die elektrischen Anschlüsse aufweisende Seite der lichtdurchlässigen Vergussmasse (6) einschließlich der elektrischen Anschlüsse mit einer dielektrischen Vergussmasse (8) bedeckt wird (S6), elektrische Leitungen (9) durch die dielektrische Vergussmasse (8) zu den elektrischen Anschlüssen geführt werden (S7) und zumindest einige der Gräben (7a, 7b) durchtrennt werden (S8). Eine Beleuchtungsvorrichtung mit mindestens einem Halbleiteremitter, ist mittels des Verfahrens (S1-S9) herstellbar. Die Erfindung ist insbesondere anwendbar auf LEDs als den Halbleiteremittern. Sie ist insbesondere anwendbar auf Flächen- und Linearleuchten und/oder Ersatz- oder Retrofit-Lampen.

Abstract translation: 一种用于制造，其中多个并列的半导体发射极到具有它的电端子一侧的，被嵌入透明密封化合物（6）（S2）的照明装置，在透明浇铸化合物的方法（S1-S9）（6） 至少两个半导体发射极槽之间具有侧的电连接的（7A，7B）位于被覆盖（S4，S5），携带透明密封化合物（6），其包括有电介质封装化合物端子的面的电连接（8）（ 穿过介电铸塑化合物（8）的电连接（S7），并在至少一些所述的槽（7a的，7b）的被切断（S8）电布线（9）来执行S6）。 具有至少一个半导体发射的照明装置，通过该方法（S1-S9）来生产。 本发明特别适用于LED作为半导体发射极。 它特别适用于区域和线性灯和/或更换或改型灯。