公开(公告)号：CN113257800A

公开(公告)日：2021-08-13

申请号：CN202010435548.4

申请日：2020-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  叶松峯 ,  刘醇鸿 ,  史朝文

IPC: H01L25/16 ,  H01L21/98

Abstract: 一种堆叠结构包括第一管芯、堆叠在第一管芯上的第二管芯以及设置在第二管芯上的第三管芯及第四管芯。第一管芯具有第一金属化结构，且第一金属化结构包括第一管芯穿孔。第二管芯具有第二金属化结构，且第二金属化结构包括第二管芯穿孔。第一管芯穿孔与第二管芯穿孔键合，且第一管芯穿孔的尺寸不同于第二管芯穿孔的尺寸。第三管芯及第四管芯并排设置且与第二管芯穿孔键合。

公开(公告)号：CN112582355A

公开(公告)日：2021-03-30

申请号：CN202011016383.3

申请日：2020-09-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  吴念芳 ,  叶松峯 ,  刘醇鸿 ,  史朝文

IPC: H01L23/31 ,  H01L23/498 ,  H01L21/56

Abstract: 一种包括堆叠衬底、第一半导体管芯、第二半导体管芯及绝缘包封体的封装结构。所述第一半导体管芯设置在所述堆叠衬底之上。所述第二半导体管芯堆叠在所述第一半导体管芯之上。所述绝缘包封体包括包封所述第一半导体管芯的第一包封体部分及包封所述第二半导体管芯的第二包封体部分。

公开(公告)号：CN112117263A

公开(公告)日：2020-12-22

申请号：CN202010461623.4

申请日：2020-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  史朝文 ,  萧闵谦 ,  叶松峯 ,  刘醇鸿 ,  郑筌安

IPC: H01L25/065

Abstract: 本揭露实施例是有关于一种半导体结构及其制作方法。一种半导体结构包括堆叠结构。堆叠结构包括第一半导体管芯及第二半导体管芯。第一半导体管芯包括具有第一有源表面及与第一有源表面相对的第一背表面的第一半导体衬底。第二半导体管芯位于第一半导体管芯之上，且包括具有第二有源表面及与第二有源表面相对的第二背表面的第二半导体衬底。第二半导体管芯通过沿垂直方向在第一混合接合界面处将第二有源表面结合到第一背表面而接合到第一半导体管芯。沿侧向方向，第一半导体管芯的第一尺寸大于第二半导体管芯的第二尺寸。

公开(公告)号：CN112018060A

公开(公告)日：2020-12-01

申请号：CN202010135576.4

申请日：2020-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  刘醇鸿 ,  史朝文 ,  叶松峯 ,  吴念芳

IPC: H01L23/48 ,  H01L23/498 ,  H01L23/31 ,  H01L25/07

Abstract: 在实施例中，集成电路器件包括：底部集成电路管芯，具有第一前侧和第一背侧；顶部集成电路管芯，具有第二前侧和第二背侧，该第二背侧接合至第一前侧，该顶部集成电路管芯没有衬底通孔(TSV)；围绕顶部集成电路管芯的介电层，该介电层设置在第一前侧上，该介电层和底部集成电路管芯横向共末端；以及通孔，延伸穿过介电层，该通孔电耦接至底部集成电路管芯，通孔、介电层和顶部集成电路管芯的表面是平坦的。本发明的实施例还涉及形成集成电路器件的方法。

公开(公告)号：CN109390302A

公开(公告)日：2019-02-26

申请号：CN201711230971.5

申请日：2017-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘醇鸿 ,  陈宪伟 ,  陈明发

IPC: H01L23/48

Abstract: 本发明实施例涉及半导体结构及其制造方法。本发明的一些实施例揭露一种半导体结构，所述半导体结构包含衬底、放置于所述衬底的第一表面上方的裸片、放置于所述衬底的第二表面上方的RDL、放置于所述RDL内的导电结构。所述导电结构经配置为密封环，所述密封环在制作或单粒化期间保护所述RDL及所述衬底免遭由裂缝、碎片或其它污染物引起的损坏。如此，可最小化或防止在制作或单粒化期间组件的脱层或对所述半导体结构的损坏。

公开(公告)号：CN102593043B

公开(公告)日：2014-04-23

申请号：CN201110201477.2

申请日：2011-07-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  刘醇鸿

IPC: H01L21/768

CPC classification number: H01L23/522 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05089 ,  H01L2224/05124 ,  H01L2224/05139 ,  H01L2224/05144 ,  H01L2224/05155 ,  H01L2224/05184 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 一种通过优化伪金属分布增大介电强度的方案，该方案包括以下方法：提供晶圆表示件，包括金属层和在该金属层的上方的多个凸块焊盘，其中，该金属层包括：凸块焊盘正下方区域。将固体金属图案插入金属层，其中，固体金属图案包括：位于凸块焊盘正下方区域中的第一部件和位于凸块焊盘正下方区域以外的第二部件。去除固体金属图案的第二部件的部分，其中，基本上没有去除固体金属图案的第一部件的部分。在去除形成的伪金属图案的步骤期间没有去除固体金属图案的剩余部分。在半导体晶圆中实施伪金属图案和多个凸块焊盘。

公开(公告)号：CN102208409B

公开(公告)日：2013-06-26

申请号：CN201010501849.9

申请日：2010-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘醇鸿 ,  侯上勇 ,  郑心圃 ,  吴伟诚 ,  魏修平 ,  陈志华 ,  郭正铮 ,  陈承先 ,  曾明鸿

IPC: H01L27/02 ,  H01L23/58

CPC classification number: H01L23/585 ,  H01L23/552 ,  H01L23/562 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05012 ,  H01L2224/05572 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/1147 ,  H01L2224/11912 ,  H01L2224/13022 ,  H01L2224/13147 ,  H01L2224/13655 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 本发明提供集成电路结构，包括半导体芯片，金属垫在半导体芯片的主要表面上，以及凸块下金属层在金属垫之上与金属垫接触，金属凸块形成于凸块下金属层之上与凸块下金属层电性连接，伪图案形成在与金属垫相同的水平面上，且由与金属垫相同的金属材料形成。本发明对于改善芯片的可靠度具有显著的效果。

公开(公告)号：CN102810528A

公开(公告)日：2012-12-05

申请号：CN201210063783.9

申请日：2012-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘醇鸿 ,  余振华 ,  胡宪斌 ,  王姿予 ,  吴伟诚 ,  侯上勇 ,  郑心圃

IPC: H01L23/544

CPC classification number: H01L22/32 ,  G01R1/07378 ,  H01L21/4853 ,  H01L21/486 ,  H01L21/561 ,  H01L21/6835 ,  H01L22/30 ,  H01L22/34 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/5226 ,  H01L23/585 ,  H01L2221/68331 ,  H01L2224/05001 ,  H01L2224/05026 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2224/81192 ,  H01L2224/81815 ,  H01L2224/97 ,  H01L2924/01322 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2224/05124 ,  H01L2224/05147

Abstract: 本发明公开一种插入件测试结构和方法。公开的实施例是包括插入件的结构。插入件具有沿着插入件的外围延伸的测试结构，并且测试结构的至少一部分在第一重分配元件中。第一重分配元件在插入件的基板的第一表面上。测试结构在中间并且电连接至至少两个探针焊盘。

公开(公告)号：CN113517269A

公开(公告)日：2021-10-19

申请号：CN202110584549.X

申请日：2021-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  叶松峯 ,  刘醇鸿 ,  史朝文

IPC: H01L25/16 ,  H01L23/00 ,  H01L23/31 ,  H01L23/367 ,  H01L21/50 ,  H01L21/56

Abstract: 一种封装结构包括第一管芯、管芯堆叠结构、支撑结构以及绝缘结构。所述管芯堆叠结构接合到所述第一管芯。所述支撑结构设置在所述管芯堆叠结构上。所述支撑结构的宽度大于所述管芯堆叠结构的宽度并且小于所述第一管芯的宽度。所述绝缘结构至少在侧向上包裹在所述管芯堆叠结构及所述支撑结构周围。

公开(公告)号：CN113517221A

公开(公告)日：2021-10-19

申请号：CN202110307488.2

申请日：2021-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  刘醇鸿 ,  史朝文

IPC: H01L21/768 ,  H01L23/528

Abstract: 实施例是方法，包括：在第一衬底上方形成第一互连结构，该第一互连结构中包括介电层和金属化图案；对第一互连结构进行图案化以形成第一开口；用阻挡层涂覆第一开口；蚀刻穿过阻挡层和第一衬底的暴露部分的第二开口；在第一开口和第二开口中沉积衬垫；用导电材料填充第一开口和第二开口；以及减薄第一衬底以在第二开口中暴露导电材料的一部分，该导电材料延伸穿过第一介电层，并且第一衬底形成衬底通孔。本申请的实施例还涉及半导体结构及其形成方法。