公开(公告)号：CN101211888A

公开(公告)日：2008-07-02

申请号：CN200710301169.0

申请日：2007-12-26

Applicant: 新光电气工业株式会社

Inventor： 荒井直 ,  小林敏男

IPC: H01L23/498 ,  H01L21/48 ,  H05K1/14

CPC classification number: H01L23/3128 ,  H01L21/565 ,  H01L23/147 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/50 ,  H01L2224/0554 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/19041 ,  Y10T29/49126 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 本发明涉及一种布线基板及其制造方法以及半导体装置。在根据本发明的布线基板中，通过在均具有能够在上侧与下侧之间形成电连接的布线图案的多个单元布线板通过连接端子彼此连接的状态下叠置所述多个单元布线板而构成基底布线板，在该基底布线板上通过连接端子叠置硅插入件，并在所述多个单元布线板之间的间隙以及所述基底布线板与所述硅插入件之间的间隙中填充树脂部，该树脂部用作使所述基底布线板和所述硅插入件成一体的基板。

公开(公告)号：CN1705092A

公开(公告)日：2005-12-07

申请号：CN200510074227.1

申请日：2005-05-31

Applicant: 新光电气工业株式会社

Inventor： 山野孝治 ,  荒井直

IPC: H01L21/58 ,  H01L21/60 ,  H01L21/48 ,  H05K3/46

CPC classification number: H05K3/0008 ,  H01L21/4846 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/20 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/3511 ,  H05K1/0269 ,  H05K1/185 ,  H05K3/0082 ,  H05K3/108 ,  H05K3/4647 ,  H05K2201/09781 ,  H05K2201/09918 ,  H01L2224/83 ,  H01L2224/82

Abstract: 在本发明的内置半导体芯片的芯片内置基板的制造中，提高了与半导体芯片连接的布线的定位精度，抑制布线的连接不良的产生。该芯片内置基板的制造方法具有：在基板上设置半导体芯片的第1工序；形成与设置在上述基板上的上述半导体芯片电连接的芯片连接布线的第2工序，其特征在于包括：在上述第1工序之前，在上述基板上形成用于上述芯片连接布线的定位的对准端子的工序。由于形成了该对准端子，所以形成上述芯片连接布线时的定位精度变得良好。

公开(公告)号：CN103137575A

公开(公告)日：2013-06-05

申请号：CN201210479239.2

申请日：2012-11-22

Applicant: 新光电气工业株式会社

Inventor： 荒井直 ,  木村康之 ,  小林敏男 ,  小林和贵

IPC: H01L23/367 ,  H01L23/495 ,  H01L23/31 ,  H01L33/64 ,  H01L33/62 ,  H01L21/56

CPC classification number: H01L27/15 ,  H01L21/50 ,  H01L23/49568 ,  H01L24/19 ,  H01L25/0753 ,  H01L33/486 ,  H01L33/62 ,  H01L33/64 ,  H01L2224/16245 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2924/01047 ,  H01L2924/12035 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明提供了安装电子组件的封装件、电子设备及制造封装件的方法。该封装件包括：引线框架，其由导电材料制成并且将在其上安装多个电子组件，所述引线框架包括第一表面和与该第一表面相对的第二表面，并且所述引线框架包括彼此平行布置的多个细长部，在相邻的各个细长部之间具有间隙；散热片，其包括第一表面和与该第一表面相对的第二表面，其中，将所述引线框架布置在所述散热片的上方，使得所述引线框架的第二表面面对所述散热片的第一表面；以及树脂部，其中，将所述引线框架和所述散热片嵌入所述树脂部，使得所述引线框架的第一表面和所述散热片的第二表面分别从所述树脂部中露出。

公开(公告)号：CN103107272A

公开(公告)日：2013-05-15

申请号：CN201210474091.3

申请日：2012-11-05

Applicant: 新光电气工业株式会社

Inventor： 木村康之 ,  荒井直 ,  小林刚 ,  冈部敏幸

IPC: H01L33/62 ,  H01L25/075 ,  H01L33/48 ,  H01L33/64

CPC classification number: H01L33/642 ,  H01L24/45 ,  H01L25/0753 ,  H01L33/486 ,  H01L33/62 ,  H01L33/647 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/01047 ,  H01L2924/07802 ,  H01L2924/12035 ,  H01L2924/12036 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供不仅能够抑制发光元件的发光效率下降，而且能够与配线的细间距化(fine pitch)对应的基板、发光装置、以及基板的制造方法。基板(1)包括：第1引线框架(10)；第2引线框架(20)，层叠在所述第1引线框架(10)上；以及树脂层(30)。所述第1引线框架包括散热板(12)、和用于外部连接的多个电极(11)。所述第2引线框架包括用于搭载发光元件(40)的多个配线(21-22；25-26)。所述树脂层被充填在所述第1引线框架和所述第2引线框架之间。所述多个配线被配置在所述散热板的上方。所述多个电极(113与所述多个配线的一部分(22)接合在一起。

公开(公告)号：CN100527394C

公开(公告)日：2009-08-12

申请号：CN200680004823.5

申请日：2006-12-12

Applicant: 新光电气工业株式会社

Inventor： 山野孝治 ,  饭塚肇 ,  坂口秀明 ,  小林敏男 ,  荒井直 ,  小林壮 ,  小山铁也 ,  饭田清明 ,  真岛智明 ,  田中功一 ,  国本裕治 ,  柳沢孝

IPC: H01L23/12 ,  H01L23/52 ,  H01L25/10 ,  H01L25/11 ,  H01L25/18 ,  H05K1/14 ,  H05K3/46

CPC classification number: H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/07811 ,  H01L2924/15321 ,  H01L2924/00012

Abstract: 本发明提供一种芯片内置基板的制造方法，具有：半导体芯片安装步骤，把半导体芯片安装在形成有第1布线的第1基板上；设置步骤，按照上述半导体芯片和形成有第2布线的第2基板隔着规定间隔相对置的方式，将第1基板和第2基板在相对置的状态下设置在具有开口部的金属模具内；以及模制树脂形成步骤，将从开口部提供的模制树脂导入到第1基板与第2基板之间，通过使模制树脂硬化来利用模制树脂对半导体芯片进行封装，进而对第1基板与第2基板之间进行封装，在设置步骤前，通过由具有金属球的焊球构成的电连接构件将第1布线和第2布线电连接，并且，通过金属球对第1基板与第2基板之间的间隔进行控制，使第1基板与第2基板之间的间隔为规定值。

公开(公告)号：CN100446225C

公开(公告)日：2008-12-24

申请号：CN200510131558.4

申请日：2005-09-21

Applicant: 新光电气工业株式会社

Inventor： 山野孝治 ,  荒井直 ,  町田洋弘

IPC: H01L23/12 ,  H01L23/28 ,  H01L21/56

Abstract: 公开了一种具有内装半导体芯片的基板，包括：内装半导体芯片、将内装半导体芯片包含在其中的树脂件和外部连接端子。树脂件包含树脂和60%到90%重量比的球状填充物。

公开(公告)号：CN100435302C

公开(公告)日：2008-11-19

申请号：CN200510074227.1

申请日：2005-05-31

Applicant: 新光电气工业株式会社

Inventor： 山野孝治 ,  荒井直

IPC: H01L21/58 ,  H01L21/60 ,  H01L21/48 ,  H05K3/46

CPC classification number: H05K3/0008 ,  H01L21/4846 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/20 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/3511 ,  H05K1/0269 ,  H05K1/185 ,  H05K3/0082 ,  H05K3/108 ,  H05K3/4647 ,  H05K2201/09781 ,  H05K2201/09918 ,  H01L2224/83 ,  H01L2224/82

Abstract: 在本发明的内置半导体芯片的芯片内置基板的制造中，提高了与半导体芯片连接的布线的定位精度，抑制布线的连接不良的产生。该芯片内置基板的制造方法具有：在基板上设置半导体芯片的第1工序；形成与设置在上述基板上的上述半导体芯片电连接的芯片连接布线的第2工序，其特征在于包括：在上述第1工序之前，在上述基板上形成用于上述芯片连接布线的定位的对准端子的工序。由于形成了该对准端子，所以形成上述芯片连接布线时的定位精度变得良好。

公开(公告)号：CN101154606A

公开(公告)日：2008-04-02

申请号：CN200710154192.1

申请日：2007-09-24

Applicant: 新光电气工业株式会社

Inventor： 山野孝治 ,  荒井直

IPC: H01L21/60

Abstract: 本发明公开一种半导体器件的制造方法，在平面图中所述半导体器件的尺寸与半导体芯片的尺寸大致相同，半导体芯片以倒装方式结合到配线图案上，本发明的目的是提供一种半导体器件的制造方法，该制造方法能够减少制造步骤的数量，以实现制造成本的最小化。形成绝缘树脂(13)以覆盖多个内部连接端子(12)、以及多个半导体芯片(11)的形成有所述内部连接端子的表面，然后在绝缘树脂(13)之上形成用于形成配线图案的金属层(33)，并且通过按压金属层(33)而使金属层(33)与多个内部连接端子(12)压力结合。