-
公开(公告)号:CN108122764A
公开(公告)日:2018-06-05
申请号:CN201710334591.X
申请日:2017-05-12
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/336 , H01L29/423 , H01L29/78
CPC分类号: H01L29/0673 , B82Y10/00 , H01L21/30604 , H01L29/045 , H01L29/0649 , H01L29/1079 , H01L29/20 , H01L29/42364 , H01L29/42376 , H01L29/66439 , H01L29/66469 , H01L29/66522 , H01L29/66545 , H01L29/6656 , H01L29/66742 , H01L29/775 , H01L29/7853 , H01L29/7854 , H01L29/42356 , H01L29/78
摘要: 一种形成环绕式栅极场效晶体管(gate-all-around field effect transistor;GAAFET)的方法。环绕式栅极场效晶体管包含砷化铟纳米线、一栅极介电层与一栅极电极金属层。砷化铟纳米线作为一通道层。栅极介电层包覆此砷化铟纳米线。栅极电极金属层形成在栅极电极层上。砷化铟纳米线具有第一主要表面到第四主要表面、三圆角面以及一凹圆角面。
-
公开(公告)号:CN107978630A
公开(公告)日:2018-05-01
申请号:CN201710983853.5
申请日:2017-10-20
申请人: 三星电子株式会社
发明人: 马克·S·罗德尔 , 博尔纳·奥布拉多维奇
IPC分类号: H01L29/10 , H01L29/16 , H01L29/78 , H01L21/336
CPC分类号: H01L29/42392 , H01L29/045 , H01L29/0673 , H01L29/0676 , H01L29/161 , H01L29/42364 , H01L29/66439 , H01L29/66795 , H01L29/7842 , H01L29/785 , H01L29/78696 , H01L29/1041 , H01L29/16
摘要: 公开了具有堆叠的纳米线状沟道的场效应晶体管及其制造方法。场效应晶体管包括具有纳米线状沟道区的堆叠体的鳍。堆叠体至少包括第一纳米线状沟道区和在第一纳米线状沟道区上堆叠的第二纳米线状沟道区。FET包括在鳍的相对侧上的源电极和漏电极。FET还包括在第一纳米线状沟道区与第二纳米线状沟道区之间的包含SiGe的介电分隔区,介电分隔区从第二纳米线状沟道区的面对第一纳米线状沟道区的表面完全延伸到第一纳米线状沟道区的面对第二纳米线状沟道区的表面。FET包括沿堆叠体的一对侧壁延伸的栅极堆叠体。栅极堆叠体包括栅极介电层和在栅极介电层上的金属层。金属层不在第一纳米线状沟道区与第二纳米线状沟道区之间延伸。
-
公开(公告)号:CN103515441B
公开(公告)日:2018-04-27
申请号:CN201310169990.7
申请日:2013-05-09
申请人: 三星电子株式会社
CPC分类号: H01L29/7842 , H01L21/02532 , H01L21/02587 , H01L21/02636 , H01L21/02658 , H01L29/045 , H01L29/66636 , H01L29/66795 , H01L29/7848 , H01L29/785
摘要: 本发明提供一种具有嵌入式应变感应图案的半导体器件,所述半导体器件可包括有源区域,所述有源区域具有在相对的源区和漏区之间提供沟道区域的翅片部分。栅电极可横跨位于相对的源区和漏区之间的沟道区域,第一应变感应结构和第二应变感应结构可位于栅电极的相对两侧上,并可被构造成感应沟道区域上的应变,其中,第一应变感应结构和第二应变感应结构中的每个包括具有一对{111}晶面的相应的面对侧。
-
公开(公告)号:CN105008868B
公开(公告)日:2018-04-13
申请号:CN201380074118.2
申请日:2013-12-13
申请人: 日立汽车系统株式会社
CPC分类号: G01F1/69 , G01F1/684 , G01F1/6842 , G01F15/022 , H01L29/045 , H01L29/84
摘要: 为了提供测量精度高的热式流量计,采用以下结构:具有流量检测部、用于配置上述流量检测部的副通路和被输入从上述流量检测部得到的信号且向外部输出信号的LSI,上述副通路的侧壁配置在上述流量检测部与上述LSI之间或者配置在上述LSI上,设置在上述LSI的内部的扩散电阻的长度方向与单晶硅的 轴平行。
-
公开(公告)号:CN107895742A
公开(公告)日:2018-04-10
申请号:CN201710922465.6
申请日:2017-09-30
申请人: 流慧株式会社
IPC分类号: H01L29/872 , H01L29/47 , H01L29/45 , H01L29/06 , H01L21/34
CPC分类号: H01L29/24 , H01L29/045 , H01L29/0611 , H01L29/47 , H01L29/872 , H01L29/0657 , H01L29/45 , H01L29/66969
摘要: 在本发明主题的第一方面,半导体装置包括:包括含有镓的结晶性氧化物半导体的半导体层;以及位于半导体层上的肖特基电极。半导体层包括3mm2或以下的表面积。
-
公开(公告)号:CN107658212A
公开(公告)日:2018-02-02
申请号:CN201710907263.4
申请日:2011-12-09
申请人: 帝人株式会社
IPC分类号: H01L21/02 , H01L21/225 , H01L29/04 , H01L29/36 , H01L29/66 , H01L31/068 , H01L31/18 , C01B33/02
CPC分类号: H01L29/36 , C01B33/02 , H01L21/0245 , H01L21/02532 , H01L21/02573 , H01L21/02576 , H01L21/02579 , H01L21/02601 , H01L21/02628 , H01L21/02686 , H01L21/2254 , H01L29/045 , H01L29/66757 , H01L29/66765 , H01L31/068 , H01L31/0682 , H01L31/186 , Y02E10/547 , Y02P70/521
摘要: 本发明提供半导体层叠体、半导体装置,以及它们的制造方法。提供半导体装置的制造方法。另外,能使用该方法获得的半导体装置,以及能够用于该方法的分散体。制造半导体装置(500a)的本发明的方法包含下述工序(a)~(c),且第1掺杂剂注入层(52)的晶体取向与由半导体元素形成的半导体层或基材(10)的晶体取向相同:(a)对层或基材的特定部位适用含有经过掺杂的粒子的分散体,和(b)将适用的分散体干燥,形成未烧结掺杂剂注入层,以及(c)通过对未烧结掺杂剂注入层进行光照射,对层或基材的特定部位通过p型或n型掺杂剂进行掺杂,同时使未烧结掺杂剂注入层烧结,形成与层或基材一体化的掺杂剂注入层。
-
公开(公告)号:CN104737295B
公开(公告)日:2017-12-26
申请号:CN201380054199.X
申请日:2013-06-12
申请人: 英特尔公司
IPC分类号: H01L29/78 , H01L21/336
CPC分类号: H01L29/66977 , H01L27/092 , H01L29/045 , H01L29/0676 , H01L29/068 , H01L29/1054 , H01L29/16 , H01L29/161 , H01L29/165 , H01L29/20 , H01L29/24 , H01L29/267 , H01L29/42392 , H01L29/7391 , H01L29/7842 , H01L29/785 , H01L29/78603 , H01L29/78642 , H01L29/78684 , H01L29/78696
摘要: 描述了CMOS架构的隧穿场效应晶体管(TFET)以及制造N型和P型TEFT的方法。例如,隧穿场效应晶体管(TFET)包括同质结有源区,所述同质结有源区设置在衬底上方。所述同质结有源区包括在其中具有无掺杂的沟道区的弛豫的Ge或GeSn本体。所述同质结有源区还包括掺杂的源极区和漏极区,所述掺杂的源极区和漏极区设置在所述沟道区的任一侧上的弛豫的Ge或GeSn本体中。所述TFET还包括栅极叠置体,所述栅极叠置体设置在所述源极区与所述漏极区之间的所述沟道区上。所述栅极叠置体包括栅极电介质部分和栅极电极部分。
-
公开(公告)号:CN102686787B
公开(公告)日:2017-12-15
申请号:CN201180005010.9
申请日:2011-10-12
申请人: 住友电气工业株式会社
IPC分类号: C30B29/36 , C30B23/06 , H01L21/20 , H01L21/336 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/872
CPC分类号: H01L29/7802 , C30B23/00 , C30B29/36 , G01N21/6489 , H01L22/12 , H01L22/20 , H01L29/045 , H01L29/1608 , H01L29/6606 , H01L29/66068 , H01L29/872 , H01L2924/0002 , H01L2924/00
摘要: 碳化硅衬底(80)的主表面(M80)在相对于六方晶体的{0001}面的偏离方向上以偏离角倾斜。主表面(M80)具有下述特性:在由具有比六方碳化硅的带隙更高的能量的激发光引起的主表面的发射具有超过650nm的波长的光致发光光的区域中,下述区域的数目至多为每1cm21×104,该区域在与偏离方向垂直的方向上具有至多15μm的尺寸并且在平行于偏离方向的方向上具有不大于通过将激发光(LL)在六方碳化硅中的穿透长度除以偏离角的正切获得的值的尺寸。因此,能够减少反向漏电流。
-
公开(公告)号:CN103730369B
公开(公告)日:2017-12-12
申请号:CN201210393669.2
申请日:2012-10-16
申请人: 中国科学院微电子研究所
IPC分类号: H01L21/336 , H01L21/28
CPC分类号: H01L29/6681 , H01L21/30608 , H01L29/045 , H01L29/1054 , H01L29/165 , H01L29/517 , H01L29/66545 , H01L29/7833
摘要: 本发明公开了一种半导体器件制造方法,包括:在衬底上形成刻蚀停止层和假栅极层;湿法腐蚀假栅极层,形成假栅极图形;在假栅极图形周围形成栅极侧墙;湿法腐蚀去除假栅极图形,留下栅极沟槽;在栅极沟槽中形成栅极堆叠。依照本发明的半导体器件制造方法,利用外延单晶薄膜作为假栅极以及湿法刻蚀假栅极的停止层,在提高栅极剖面形态的垂直度的同时,还能避免底部拐角衬底侵蚀,有效提高器件的性能和可靠性。
-
公开(公告)号:CN104681556B
公开(公告)日:2017-12-05
申请号:CN201310627131.8
申请日:2013-11-28
申请人: 中芯国际集成电路制造(上海)有限公司
IPC分类号: H01L27/04 , H01L21/764
CPC分类号: H01L23/552 , H01L21/76232 , H01L21/76289 , H01L21/84 , H01L23/66 , H01L27/1203 , H01L29/045 , H01L29/0649 , H01L29/66651 , H01L29/7838 , H01L2223/6616 , H01L2924/0002 , H01L2924/00
摘要: 本发明提供一种集成电路及其制造方法和电子装置,涉及半导体技术领域。该集成电路包括半导体衬底以及位于所述半导体衬底上的晶体管,其中,所述半导体衬底内设置有位于所述晶体管的下方的空腔。本发明的集成电路,由于在晶体管下方的半导体衬底内设置有空腔,可以隔离晶体管与半导体衬底,因此可以降低晶体管的源极、漏极和栅极以及互连线与半导体衬底之间的寄生耦合作用,减小因基板耦合效应产生的寄生电容,提高集成电路的性能。本发明的集成电路的制造方法,用于制造上述集成电路,制得的集成电路同样具有上述优点。本发明的电子装置,使用了上述集成电路,因而也具有上述优点。
-
-
-
-
-
-
-
-
-