公开(公告)号：CN107359197A

公开(公告)日：2017-11-17

申请号：CN201710216991.0

申请日：2013-06-12

申请人： 英特尔公司

发明人： R·科特利尔 ,  S·M·塞亚 ,  G·杜威 ,  B·舒-金 ,  U·E·阿维奇 ,  R·里奥斯 ,  A·乔杜里 ,  T·D·小林顿 ,  I·A·扬 ,  K·J·库恩

IPC分类号： H01L29/739 ,  H01L29/78 ,  H01L29/161 ,  H01L29/16 ,  H01L21/331 ,  H01L21/336

CPC分类号： H01L29/66977 ,  H01L27/092 ,  H01L29/045 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/1054 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/20 ,  H01L29/24 ,  H01L29/267 ,  H01L29/42392 ,  H01L29/7391 ,  H01L29/7842 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/78642 ,  H01L29/78684 ,  H01L29/78696 ,  H01L29/66356 ,  H01L29/66742 ,  H01L29/66795

摘要： 描述了CMOS架构的隧穿场效应晶体管(TFET)以及制造N型和P型TEFT的方法。例如，隧穿场效应晶体管(TFET)包括同质结有源区，所述同质结有源区设置在衬底上方。所述同质结有源区包括在其中具有无掺杂的沟道区的弛豫的Ge或GeSn本体。所述同质结有源区还包括掺杂的源极区和漏极区，所述掺杂的源极区和漏极区设置在所述沟道区的任一侧上的弛豫的Ge或GeSn本体中。所述TFET还包括栅极叠置体，所述栅极叠置体设置在所述源极区与所述漏极区之间的所述沟道区上。所述栅极叠置体包括栅极电介质部分和栅极电极部分。

公开(公告)号：CN103781948B

公开(公告)日：2017-11-17

申请号：CN201280043330.8

申请日：2012-08-02

申请人： 株式会社田村制作所

发明人： 佐佐木公平

IPC分类号： C30B29/16 ,  C23C14/08 ,  C30B29/22 ,  H01L21/203 ,  H01L21/363

CPC分类号： H01L21/02609 ,  C30B23/025 ,  C30B25/186 ,  C30B25/20 ,  C30B29/16 ,  C30B29/22 ,  H01L21/02414 ,  H01L21/02433 ,  H01L21/02565 ,  H01L21/02579 ,  H01L21/02631 ,  H01L21/02636 ,  H01L21/02661 ,  H01L29/045 ,  H01L29/24 ,  H01L29/66969 ,  H01L29/7787 ,  H01L29/812 ,  H01L29/872

摘要： 本发明提供能够使晶体高效地外延生长在β‑Ga2O3系基板上得到高品质的β‑Ga2O3系晶体膜的晶体层叠结构体及其制造方法。提供晶体层叠结构体2，包含：具有从（100）面旋转50°～90°的面作为主面10的β‑Ga2O3系基板1；和通过外延晶体生长形成在β‑Ga2O3系基板1的主面10上的β‑Ga2O3系晶体膜2。

公开(公告)号：CN104024492B

公开(公告)日：2017-11-14

申请号：CN201280059156.6

申请日：2012-12-03

申请人： 株式会社电装 ,  丰田自动车株式会社

发明人： 郡司岛造 ,  浦上泰 ,  安达步

IPC分类号： C30B29/36

CPC分类号： H01L29/045 ,  C30B23/025 ,  C30B29/36 ,  H01L29/1608

摘要： 本发明涉及一种SiC单晶，其包含具有{0001}面内方向(主要与＜11‑20＞方向平行的方向)的柏氏矢量的位错的密度为3700cm/cm2以下的低位错密度区域(A)。这样的SiC单晶是采用以下的方法得到的：从a面生长晶体切出高偏置角的c面生长籽晶，进行c面生长使得被导入至c面刻面的螺旋位错密度在规定范围内，从得到的c面生长晶体中切出低偏置角的c面生长晶体，进行c面生长使得被导入至c面刻面的螺旋位错密度在规定范围内。SiC晶片以及半导体器件由这样的SiC单晶得到。

公开(公告)号：CN105074930B

公开(公告)日：2017-10-24

申请号：CN201480009968.9

申请日：2014-02-04

申请人： 住友电气工业株式会社

发明人： 和田圭司 ,  斋藤雄 ,  增田健良

IPC分类号： H01L29/12 ,  H01L29/78

CPC分类号： H01L29/0661 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7813

摘要： 碳化硅半导体器件(1)具有碳化硅层(101)。碳化硅层(101)被提供有沟槽(TR)。在横截面图中，该沟槽(TR)具有作为第一侧壁表面(SW1)和底部(BT)之间的交点的第一角部(C1)，和作为第二侧壁表面(SW2)和底部(BT)之间的交点的第二角部(C2)。第一层(81)具有第二导电类型区(A)。在横截面图中，第二导电类型区(A)被布置成，与经过第一角部(C1)和第二角部(C2)中的任意角部的，并与形成碳化硅层(101)的碳化硅晶体的 方向平行的线(11)相交。通过SP除以ST计算出的比率为不低于20％且不高于130％，其中在平面图中ST表示第一层(81)和第二层(82)之间的交界面(B)中的沟槽的总面积，SP表示第二导电类型区的总面积。因此，能够提供能实现抑制击穿电压降低的碳化硅半导体器件(1)。

公开(公告)号：CN104303311B

公开(公告)日：2017-10-13

申请号：CN201380018019.2

申请日：2013-03-29

申请人： 富士电机株式会社

发明人： 岩室宪幸 ,  原田信介 ,  星保幸 ,  原田祐一

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/0634 ,  H01L21/046 ,  H01L29/045 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/7802

摘要： 碳化硅纵型MOSFET具有：第1导电型的N反转层(6)，在第2半导体层基底层以外的表面层上所形成，该第2半导体层基底层在形成于基板的表面上的低浓度层上选择性地形成；栅电极层，被第1导电型的源极区域和第1导电型的N反转层(6)夹持，第2导电型的第3半导体层的表面露出部上的至少一部分，隔着栅极绝缘膜而形成；和源电极，在源极区域与第3半导体层的表面上共同接触，在N反转层(6)下的区域结合第2导电型半导体层的一部分。由此，利用将SiC等作为半导体材料的纵型SiC‑MOSFET的低导通电阻，并且即使在施加高电压时也能防止形成栅电极的氧化膜的击穿，并能够提高可靠性。

公开(公告)号：CN107195534A

公开(公告)日：2017-09-22

申请号：CN201710371220.9

申请日：2017-05-24

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 欧欣 ,  张润春 ,  龚谦 ,  游天桂 ,  黄凯 ,  王曦

IPC分类号： H01L21/02 ,  H01L21/683 ,  H01L29/04 ,  H01L29/06

CPC分类号： H01L21/6835 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02546 ,  H01L29/045 ,  H01L29/0684 ,  H01L2221/68377

摘要： 本发明提供一种Ge复合衬底、衬底外延结构及其制备方法，所述Ge复合衬底的制备方法包括：提供Ge衬底，且所述Ge衬底具有注入面，其中，所述Ge衬底为具有斜切角度的Ge衬底；于所述注入面进行离子注入，以在所述Ge衬底的预设深度处形成缺陷层；提供支撑衬底，将所述Ge衬底与所述支撑衬底键合；沿所述缺陷层剥离部分所述Ge衬底，使所述Ge衬底的一部分转移至所述支撑衬底上，以在所述支撑衬底上形成Ge薄膜，获得Ge复合衬底。通过上述方案，解决了在Si基衬底上直接生长III‑V族外延层困难、在Ge衬底上外延生长III‑V族外延层反相畴难抑制以及Ge与Si基材料等集成难的问题。

公开(公告)号：CN104885227B

公开(公告)日：2017-08-25

申请号：CN201380068204.2

申请日：2013-12-19

申请人： 三菱电机株式会社

发明人： 福井裕 ,  香川泰宏 ,  田中梨菜 ,  阿部雄次 ,  今泉昌之

IPC分类号： H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739

CPC分类号： H01L29/1095 ,  H01L21/047 ,  H01L21/049 ,  H01L21/26586 ,  H01L21/28 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/1033 ,  H01L29/1041 ,  H01L29/1045 ,  H01L29/12 ,  H01L29/1608 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7813

摘要： 提供一种碳化硅半导体器件，能够降低碳化硅基板的OFF角对半导体器件的特性造成的影响，并实现动作稳定性的提高和低电阻化。在具有OFF角的碳化硅半导体基板中形成了的沟槽栅型碳化硅MOSFET半导体器件中，在阱区域中的所述沟槽的第1侧壁面侧设置低沟道掺杂区域，在阱区域中的所述沟槽的第2侧壁面侧设置有效受主浓度比所述低沟道掺杂区域低的高沟道掺杂区域。

公开(公告)号：CN107078063A

公开(公告)日：2017-08-18

申请号：CN201580046341.5

申请日：2015-08-18

申请人： 株式会社田村制作所 ,  国立研究开发法人情报通信研究机构 ,  国立大学法人东京农工大学

发明人： 佐佐木公平 ,  后藤健 ,  东胁正高 ,  黄文海 ,  绞缬明伯 ,  熊谷义直 ,  村上尚

IPC分类号： H01L21/338 ,  H01L21/20 ,  H01L21/336 ,  H01L29/78 ,  H01L29/812

CPC分类号： H01L29/24 ,  H01L21/02414 ,  H01L21/02433 ,  H01L21/02483 ,  H01L21/02565 ,  H01L21/02576 ,  H01L21/02581 ,  H01L29/045 ,  H01L29/105 ,  H01L29/36 ,  H01L29/517 ,  H01L29/812

摘要： 提供能抑制沟道层的高电阻化的半导体元件和能用于该元件制造的晶体层叠结构体。作为一实施方式，提供一种Ga2O3系半导体元件(10)，其具有：包括包含受主杂质的β‑Ga2O3系单晶的高电阻基板(11)；高电阻基板(11)上的包括β‑Ga2O3系单晶的缓冲层(12)；以及缓冲层(12)上的包括包含施主杂质的β‑Ga2O3系单晶的沟道层(13)。

公开(公告)号：CN104658598B

公开(公告)日：2017-08-11

申请号：CN201510084681.9

申请日：2010-11-16

申请人： 株式会社半导体能源研究所

发明人： 加藤清 ,  小山润

IPC分类号： G11C14/00 ,  H01L27/06 ,  H01L27/105

CPC分类号： H03K3/037 ,  G11C11/24 ,  G11C14/0054 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/1207 ,  H01L27/1225 ,  H01L27/1255 ,  H01L29/045 ,  H01L29/7869 ,  H03K19/173

摘要： 为了提供新的非易失性锁存电路以及使用非易失性锁存电路的半导体器件，非易失性锁存电路包括：锁存部分，具有循环结构，其中第一元件的输出电连接到第二元件的输入，并且第二元件的输出电连接到第一元件的输入；以及数据保存部分，配置成保存锁存部分的数据。在数据保存部分中，将使用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管用作开关元件。另外，包括电连接到晶体管的源电极或漏电极的电容器。

公开(公告)号：CN107004703A

公开(公告)日：2017-08-01

申请号：CN201480083618.7

申请日：2014-12-24

申请人： 英特尔公司

发明人： R·金 ,  U·阿维奇 ,  I·扬

IPC分类号： H01L29/772

CPC分类号： H01L29/0673 ,  B82Y10/00 ,  H01L29/045 ,  H01L29/16 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78696

摘要： 描述了使用锗纳米线形成的场效应晶体管结构。在一个示例中，所述结构具有：沿着预定约束取向形成在衬底上的锗纳米线；在所述纳米线的第一端处的所述纳米线的第一掺杂区，所述第一掺杂区限定源极；在所述纳米线的第二端处的所述纳米线的第二掺杂区，所述第二掺杂区限定漏极；以及在所述源极和所述漏极之间形成在所述纳米线之上的栅极电介质。