-
公开(公告)号:CN113327915A
公开(公告)日:2021-08-31
申请号:CN202011589873.2
申请日:2020-12-29
Applicant: 三星电子株式会社
Inventor: 崔允硕
IPC: H01L25/065 , H01L23/498 , H01L23/538 , H01L23/473 , H01L23/373 , H01L23/367
Abstract: 一种半导体封装件包括:上衬底,其具有彼此相对的第一表面和第二表面;下半导体芯片,其设置在上衬底的第一表面上;多个导电柱,其在下半导体芯片的至少一侧设置在上衬底的第一表面上;以及上半导体芯片,其设置在上衬底的第二表面上。下半导体芯片和多个导电柱连接到上衬底的第一表面,并且上半导体芯片连接到上衬底的第二表面。
-
公开(公告)号:CN111223829A
公开(公告)日:2020-06-02
申请号:CN201910729880.9
申请日:2019-08-08
Applicant: 三星电子株式会社
IPC: H01L23/485 , H01L23/498 , H01L25/18 , H01L21/60
Abstract: 一种半导体封装包括衬底封装基板、第一半导体芯片和第二半导体芯片。衬底封装基板包括设置有再分布层的再分布区域,多个竖直导电通道连接到所述再分布层,并且凹陷区域从所述再分布区域的上表面凹进。衬底封装基板还包括:转接板,在所述凹陷区域中,所述转接板包括基板、设置在所述基板的上表面处的多个上焊盘、以及分别连接到所述多个上焊盘以穿过所述基板的多个贯通电极。第一半导体芯片和第二半导体芯片安装在延伸区域和转接板上并且水平地彼此分开设置。从平面图的角度,所述转接板被设置为与所述第一半导体芯片和所述第二半导体芯片中的每一个的一部分重叠。
-
公开(公告)号:CN106531636B
公开(公告)日:2019-04-19
申请号:CN201610801613.4
申请日:2016-09-05
Applicant: 三星电子株式会社
IPC: H01L21/48
Abstract: 提供了制造半导体芯片封装件和制造半导体封装件的方法。制造半导体封装件的方法包括:提供具有第一表面和与第一表面背对的第二表面的封装基底;将第一半导体芯片设置在封装基底上,所述第一半导体芯片具有面对封装基底的第二表面的第一表面、与第一半导体芯片的第一表面背对的第二表面以及从第一半导体芯片的第一表面延伸到第一半导体芯片的第二表面的侧表面;设置覆盖第一半导体芯片的侧表面并且覆盖封装基底的第二表面的模塑层;在第一半导体芯片的侧表面外部设置多个穿过模塑导电通路。穿过模塑导电通路可以在形成模塑层之前形成并且可以贯穿模塑层。穿过模塑导电通路可以延伸超过模塑层的第一表面。
-
公开(公告)号:CN102956587B
公开(公告)日:2016-08-17
申请号:CN201210292292.1
申请日:2012-08-16
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/488 , H01L23/538
CPC classification number: H01L24/06 , H01L21/563 , H01L23/3128 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L23/49866 , H01L24/73 , H01L25/0655 , H01L25/0657 , H01L25/105 , H01L2224/0401 , H01L2224/05554 , H01L2224/13025 , H01L2224/16145 , H01L2224/16225 , H01L2224/17181 , H01L2224/32145 , H01L2224/32225 , H01L2224/45139 , H01L2224/48227 , H01L2224/48229 , H01L2224/49175 , H01L2224/73204 , H01L2224/73265 , H01L2225/06562 , H01L2225/06565 , H01L2225/1023 , H01L2225/1058 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/18161 , H01L2924/3025 , H01L2924/00 , H01L2924/00012 , H01L2924/00014
Abstract: 本发明提供半导体封装、封装堆叠结构及其上封装。该封装堆叠结构包括:上封装,包括具有第一边缘和与其相反的第二边缘的上封装基板,上封装基板具有靠近第一边缘布置的第一区和靠近第二边缘布置的第二区,上封装包括叠置在上封装基板上的第一上半导体器件;下封装,具有下封装基板和下半导体器件并且通过多个封装间连接器连接到上封装。多个封装间连接器包括:第一封装间连接器,传输数据信号;第二封装间连接器,传输地址/控制信号;第三封装间连接器,提供用于地址/控制电路的电源电压;第四封装间连接器,提供用于数据电路的电源电压。第一和第二封装间连接器的大部分设置在第一区中,而第三封装间连接器的大部分设置在第二区中。
-
公开(公告)号:CN102646668B
公开(公告)日:2016-06-22
申请号:CN201110454330.4
申请日:2011-12-30
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L25/065 , H01L23/498 , H01L23/31 , H01L23/538 , H01L21/60 , H01L21/56
CPC classification number: H01L21/563 , H01L21/486 , H01L23/147 , H01L23/3128 , H01L23/49827 , H01L25/105 , H01L2221/68331 , H01L2224/131 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2224/17181 , H01L2224/32225 , H01L2224/73204 , H01L2224/81815 , H01L2225/1023 , H01L2225/1058 , H01L2924/15311 , H01L2924/15331 , H01L2924/18161 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/19105 , H01L2924/00 , H01L2924/00014 , H01L2924/014
Abstract: 本发明提供了具有基板穿孔的中间体的半导体封装及其制造方法,该半导体封装通过包括具有基板穿孔(TSV)的中间体而具有减小的尺寸,该半导体封装可以包括下半导体封装,该下半导体封装包括下基底基板、在下基底基板上具有TSV的中间体以及在中间体上并电连接到中间体的下半导体芯片。半导体封装可以包括在下半导体封装上的上半导体封装,该上半导体封装包括上半导体芯片和在中间体上并将上半导体封装电连接到中间体的封装连接件。可以设置外部模制件。
-
公开(公告)号:CN104779215A
公开(公告)日:2015-07-15
申请号:CN201510018605.8
申请日:2015-01-14
Applicant: 三星电子株式会社
IPC: H01L23/12
CPC classification number: H01L23/481 , H01L23/3128 , H01L24/05 , H01L24/06 , H01L24/16 , H01L24/17 , H01L24/32 , H01L24/73 , H01L24/92 , H01L25/0652 , H01L25/0657 , H01L25/071 , H01L25/074 , H01L2224/0401 , H01L2224/05548 , H01L2224/05553 , H01L2224/05568 , H01L2224/0557 , H01L2224/06134 , H01L2224/06136 , H01L2224/06181 , H01L2224/16145 , H01L2224/16225 , H01L2224/17181 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/92125 , H01L2225/06513 , H01L2225/06517 , H01L2225/06544 , H01L2225/06562 , H01L2924/13091 , H01L2924/1432 , H01L2924/1434 , H01L2924/1436 , H01L2924/15311 , H01L2924/18161 , H01L2924/00
Abstract: 本公开提供了一种堆叠式半导体封装件,该堆叠式半导体封装件由于堆叠在下芯片上的上半导体芯片的特征而使得对下半导体芯片的设计限制最小化。该堆叠式半导体封装件包括:下芯片,其具有设置有多个穿通电极的穿通电极区域;以及至少一个上芯片,其堆叠在下芯片上并且具有设置有对应于多个穿通电极的多个接合焊盘的焊盘区域。所述焊盘区域沿着将上芯片的有源表面二等分的中心轴线设置。设置上芯片的焊盘区域的中心轴线布置在从下芯片的有源表面在纵向上的中心轴线移位的位置。
-
公开(公告)号:CN100487892C
公开(公告)日:2009-05-13
申请号:CN200610149499.8
申请日:2006-11-21
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L23/488
CPC classification number: H01L25/0657 , H01L23/3121 , H01L23/3128 , H01L23/5227 , H01L24/45 , H01L24/48 , H01L24/73 , H01L2224/05001 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/451 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73253 , H01L2224/73257 , H01L2224/73265 , H01L2225/0651 , H01L2225/06513 , H01L2225/06524 , H01L2225/06527 , H01L2225/06541 , H01L2225/06586 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01033 , H01L2924/01074 , H01L2924/01078 , H01L2924/01082 , H01L2924/14 , H01L2924/1423 , H01L2924/15311 , H01L2924/181 , H01L2924/30107 , H01L2924/3025 , H01Q9/27 , H01L2924/00 , H01L2224/45099 , H01L2224/05599 , H01L2924/00012
Abstract: 本发明提供了一种半导体封装,该半导体封装包括封装板和顺序堆叠在封装板上的多个半导体芯片。各半导体芯片均包括半导体基底和形成在该半导体基底上的开环形芯片线。开环形芯片线具有第一端部和第二端部。开环形芯片线的第一端部和第二端部通过连接件互相电连接,所述连接件和所述开环形芯片线构成螺旋形天线。
-
公开(公告)号:CN101110578A
公开(公告)日:2008-01-23
申请号:CN200710136088.X
申请日:2007-07-17
Applicant: 三星电子株式会社
CPC classification number: H01F21/12 , H01F41/045 , H05K1/147 , H05K1/165
Abstract: 本发明提供了一种可调电感(AI)滤波器、一种包括该滤波器的带式布线基底和一种包括该带式布线基底的显示面板组件。该可调电感(AI)滤波器包括:滤波器布线,包括均具有第一线宽度的第一端部和第二端部;至少一个修复图案,具有第二线宽度且设置在第一端部和第二端部之间;至少一个单元滤波器组,分别与至少一个修复图案并联连接。
-
公开(公告)号:CN111953908B
公开(公告)日:2024-07-02
申请号:CN202010288453.4
申请日:2020-04-14
Applicant: 三星电子株式会社
IPC: H04N23/73 , H04N23/741 , H04N25/57
Abstract: 本申请提供了一种用于生成高动态范围图像的成像系统,所述成像系统包括图像传感器,所述图像传感器基于接收到的光获得第一图像数据;以及处理电路,所述处理电路被配置为基于与所获得的第一图像数据相对应的照度和动态范围在第一模式和第二模式之中确定所述图像传感器的操作模式。所述图像传感器包括第一子像素,所述第一子像素被配置为在所述第一模式下感测与目标颜色相对应的目标光,将在第一曝光时间期间所感测到的目标光转换为第一信号,并且在所述第二模式下将在比所述第一曝光时间长的第二曝光时间期间感测到的所述目标光转换为第二信号。
-
公开(公告)号:CN115966553A
公开(公告)日:2023-04-14
申请号:CN202211240493.7
申请日:2022-10-11
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L23/535 , H01L23/488 , H01L23/31 , H01L23/12
Abstract: 提供了一种半导体封装,其包括:第一再分布基板;在第一再分布基板上的第一半导体芯片;在第一再分布基板和第一半导体芯片之间的第一凸块;在第一再分布基板上并且与第一半导体芯片间隔开的导电结构;在第一半导体芯片上的第二再分布基板;在第一半导体芯片和第二再分布基板之间的第二凸块;在第二再分布基板上的第二半导体芯片;在第一再分布基板和第二再分布基板之间并且在第一半导体芯片上的第一模层;以及在第二再分布基板和第二半导体芯片上并且与第一模层间隔开的第二模层。
-
-
-
-
-
-
-
-
-