-
公开(公告)号:CN101807559A
公开(公告)日:2010-08-18
申请号:CN200910006762.1
申请日:2009-02-17
申请人: 日月光半导体制造股份有限公司
CPC分类号: H01L24/73 , H01L2224/32225 , H01L2224/48227 , H01L2224/73265 , H01L2924/15311 , H01L2924/15321 , H01L2924/1815 , H01L2924/19107 , H01L2924/00012 , H01L2924/00
摘要: 一种半导体封装构造包含一基板、一芯片、一封胶化合物。该基板包含数个电性接点,位于该基板的上表面。该芯片固定且电性连接于该基板的上表面。该封胶化合物包覆该基板及芯片,并裸露出该基板的下表面,其中该封胶化合物包含数个开口,每一开口包围且裸露出每一电性接点。
-
公开(公告)号:CN101606237A
公开(公告)日:2009-12-16
申请号:CN200880004282.5
申请日:2008-03-25
申请人: 卡西欧计算机株式会社
发明人: 根岸祐司
IPC分类号: H01L21/48 , H01L23/58 , H01L23/538 , H01L25/10
CPC分类号: H01L23/5389 , H01L21/4857 , H01L22/32 , H01L23/5385 , H01L23/552 , H01L25/03 , H01L25/105 , H01L25/16 , H01L25/162 , H01L2224/05001 , H01L2224/05008 , H01L2224/05022 , H01L2224/05124 , H01L2224/05147 , H01L2224/05548 , H01L2224/05569 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2224/92125 , H01L2225/1058 , H01L2924/01078 , H01L2924/01079 , H01L2924/01087 , H01L2924/10253 , H01L2924/15311 , H01L2924/15321 , H01L2924/16152 , H01L2924/19105 , H01L2924/3025 , H01L2924/00 , H01L2924/00014
摘要: 一种半导体设备包括第一电路基片(1),其具有分别位其下表面侧的多个下部布线线路(3a-3c)和上表面侧的多个上部布线线路(4a,4b)。第二电路基片(11)设置在第一电路基片下侧,所述第二电路基片具有露出部分第一电路基片的开口(7),该第二电路基片还在其下表面侧具有连接到所述下部布线线路的多个外连接连接焊盘(15a,15b)和多个测试连接焊盘(15c)。位于所述第二电路基片的开口内的第一半导体结构(31),其布置在第一电路基片下侧,所述第一半导体结构具有多个连接到下部布线线路的外连接电极(33,36,37)。第三电路基片(41)和/或电子元件设置在第一电路基片的上侧并连接到上部布线线路(4)。
-
公开(公告)号:CN101459169A
公开(公告)日:2009-06-17
申请号:CN200810187043.X
申请日:2008-12-12
申请人: 美国博通公司
发明人: 阿玛德雷兹·罗弗戈兰 , 玛雅姆·罗弗戈兰
CPC分类号: H01L23/66 , H01L23/48 , H01L23/49822 , H01L23/645 , H01L25/16 , H01L2223/6677 , H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2924/01078 , H01L2924/15192 , H01L2924/15311 , H01L2924/1532 , H01L2924/15321 , H01L2924/19103 , H01L2924/19105 , H01L2924/3011
摘要: 本发明公开了一种具有亚铁磁/铁磁层的集成电路封装的方法和系统,其可包括:经由包括结合到多层封装的集成电路的混合体处理接收的信号,该多层封装包括集成的亚铁磁材料和/或铁磁材料层、金属互连材料和绝缘材料层。接收的信号可由集成的亚铁磁材料和/或铁磁材料层进行滤波、放大和/或阻抗匹配。集成电路可采用倒装芯片结合技术混和成多层封装。利用倒装芯片结合技术混和的多层封装和集成电路可耦合到印制电路板。铁磁材料和/或亚铁磁材料可沉积在多层封装上。可采用油墨印刷技术和/或自旋对技术将磁材料沉积在多层封装上。一个或多个表面安装器件可耦合到多层封装上。
-
公开(公告)号:CN100481409C
公开(公告)日:2009-04-22
申请号:CN200610059020.1
申请日:2006-02-24
申请人: 日月光半导体制造股份有限公司
IPC分类号: H01L23/367 , H01L23/488 , H01L23/31 , H01L21/50 , H01L21/56 , H01L21/60
CPC分类号: H01L24/73 , H01L2224/32245 , H01L2224/48227 , H01L2224/73265 , H01L2924/14 , H01L2924/15311 , H01L2924/15321 , H01L2924/00012 , H01L2924/00
摘要: 一种芯片封装结构及其封装制程,其中芯片封装结构包括一散热片、一线路基板、多个定位结构、一芯片、多条焊线以及一封装胶体。散热片具有一接合面,而线路基板是配置于散热片的接合面上,且线路基板具有一开口,其暴露出部分的接合面。定位结构配置于散热片上,用以固定线路基板,并使线路基板与接合面紧密贴合。芯片配置于开口所暴露的接合面上,而焊线耦接于芯片与线路基板之间。封装胶体配置于开口所暴露的接合面上,并覆盖芯片、焊线与部份的线路基板。此芯片封装结构具有较高的可靠度与制程良率。
-
公开(公告)号:CN100470792C
公开(公告)日:2009-03-18
申请号:CN200610055024.2
申请日:2006-02-24
申请人: 日月光半导体制造股份有限公司
发明人: 刘明祥
IPC分类号: H01L25/00 , H01L25/065 , H01L23/367 , H01L23/498 , H01L21/50 , H01L21/60
CPC分类号: H01L24/73 , H01L2224/16225 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/15311 , H01L2924/15321 , H01L2924/15331 , H01L2924/3511 , H01L2924/00 , H01L2924/00012
摘要: 一种散热型立体封装构造包括:具有一开口的一散热片;设于开口内的一加强环,该加强环具有一第一表面以及一第二表面;一第一芯片封装件的一第一基板容置在开口内并设置在加强环的第一表面;一第二芯片封装件的一第二基板设置在加强环的第二表面;其中该第一基板藉由多个焊球与第二基板相连接。第一芯片封装件与第二芯片封装件所产生的热量藉由该散热片散发,并且该加强环可固定该第一芯片封装件与该第二芯片封装件,以防止第一芯片封装件与第二芯片封装件发生翘曲,从而有利于焊球的形成,确保产品的电性传输。本发明还提供了该散热型立体封装构造的制造方法。
-
公开(公告)号:CN100442465C
公开(公告)日:2008-12-10
申请号:CN200510103416.7
申请日:2005-09-15
申请人: 南茂科技股份有限公司 , 百慕达南茂科技股份有限公司
CPC分类号: H01L2224/16225 , H01L2224/32225 , H01L2224/4824 , H01L2224/73204 , H01L2224/73215 , H01L2924/15311 , H01L2924/15321 , H01L2924/18161 , H01L2924/18165 , H01L2924/3025 , H01L2924/00012 , H01L2924/00
摘要: 本发明提出一种不具核心介电层的芯片封装体制程,其步骤包括先提供导电层,其中导电层具有第一表面与第二表面。在第一表面形成第一膜片,并且将导电层图案化,以形成图案化线路层。在图案化线路层上形成焊罩层,并将焊罩层图案化,以暴露出图案化线路层的部分区域。在焊罩层上形成第二膜片,并且移除第一膜片,之后将芯片配置在第一表面,并使芯片电性连接到图案化线路层。形成封装胶体,以包覆图案化线路层,并将芯片固定在图案化线路层上,之后移除第二膜片。
-
公开(公告)号:CN100416808C
公开(公告)日:2008-09-03
申请号:CN200510103414.8
申请日:2005-09-15
申请人: 南茂科技股份有限公司 , 百慕达南茂科技股份有限公司
CPC分类号: H01L2224/16225 , H01L2224/32225 , H01L2224/4824 , H01L2224/73215 , H01L2924/15311 , H01L2924/15321 , H01L2924/181 , H01L2924/18161 , H01L2924/18165 , H01L2924/3025 , H01L2924/00012 , H01L2924/00
摘要: 本发明是有关于一种不具核心介电层的芯片封装体及其堆叠型芯片封装结构。该不具核心介电层的芯片封装体包括图案化线路层、芯片、焊罩层、封装胶体以及多个外部连接端子。图案化线路层具有相对的一第一表面与一第二表面。芯片配置于第一表面上,其中芯片是电性连接于图案化线路层。焊罩层配置于该第二表面上,其中焊罩层具有多个第一开口,以暴露出图案化线路层的部分区域。封装胶体包覆图案化线路层,并将芯片固定于图案化线路层上,其中封装胶体具有多个贯孔。这些外部连接端子分别配置于这些贯孔内,其中这些导电柱是电性连接于图案化线路层。
-
公开(公告)号:CN101165886A
公开(公告)日:2008-04-23
申请号:CN200610137122.0
申请日:2006-10-20
申请人: 矽品精密工业股份有限公司
CPC分类号: H01L21/565 , H01L24/73 , H01L2224/16225 , H01L2224/32225 , H01L2224/45144 , H01L2224/48227 , H01L2224/73265 , H01L2924/15311 , H01L2924/15321 , H01L2924/19107 , H01L2924/00012 , H01L2924/00
摘要: 一种可供半导体器件堆栈其上的半导体封装件及其制法,是在一基板上接置并电性连接至少一半导体芯片,再将一由上层电路板与下层电路板构成的电性连接结构接置并电性连接至该基板上,并使该半导体芯片收纳在该电性连接结构内所形成的收纳空间中,然后,在该基板上形成一包覆该半导体芯片及电性连接结构的封装胶体,且在该封装胶体形成后,令该电性连接结构的上层电路板的布设有多个焊垫的顶面外露出该封装胶体,以供至少一半导体器件电性连接在该上层电路板形成堆栈结构。本发明中接置用的半导体器件的型式与输入/输出脚数不会受限,无需特殊模具即能制成,且封装胶体形成前无需回焊处理,而得降低不良品的成品产出率。
-
公开(公告)号:CN100352047C
公开(公告)日:2007-11-28
申请号:CN02804436.3
申请日:2002-01-17
申请人: 费查尔德半导体有限公司
发明人: R·乔希
IPC分类号: H01L23/48 , H01L23/488
CPC分类号: H01L23/145 , H01L23/3735 , H01L23/49816 , H01L23/5383 , H01L24/45 , H01L24/48 , H01L25/074 , H01L2224/16225 , H01L2224/16227 , H01L2224/451 , H01L2224/45147 , H01L2224/48227 , H01L2924/13091 , H01L2924/15311 , H01L2924/1532 , H01L2924/15321 , H01L2924/181 , H05K3/3436 , H01L2924/00 , H01L2924/00015
摘要: 一种不包括铸模体即封装的半导体器件。该半导体器件包括基片(12)和连接到基片的芯片(11)。在设想为MOS场效应晶体管类型时,该芯片是这样连接到基片的,使得芯片的源如栅极区被连接到基中。焊球(13)是这样被连接到与芯片相邻的,使得当半导体器件被连接到印刷电路板时,芯片的曝露表面用作漏的连接,而焊球则用作源和栅的连接。
-
公开(公告)号:CN101032055A
公开(公告)日:2007-09-05
申请号:CN200580028679.4
申请日:2005-09-07
申请人: 日本电信电话株式会社
CPC分类号: H01Q19/19 , H01L2223/6677 , H01L2224/16225 , H01L2924/1461 , H01L2924/15321 , H01Q1/2283 , H01Q1/38 , H01Q3/36 , H01Q5/378 , H01Q5/385 , H01Q9/0414 , H01Q19/17 , H01Q19/185 , H01Q19/195 , H01Q21/061 , H01L2924/00
摘要: 本发明提供一种实现小型且高增益化的天线装置。天线装置由组合多个电介质层的多层电介质基片构成,将馈电天线设置在所述多层基片的下层,并且,在所述馈电天线的上方设置反射金属板,进而,还在所述多个电介质层中配置圆形或矩形的环状金属,使直径从下层向上层变大。
-
-
-
-
-
-
-
-
-