公开(公告)号：CN106504992A

公开(公告)日：2017-03-15

申请号：CN201610859002.5

申请日：2016-09-28

申请人： 成都芯源系统有限公司

发明人： 乔伊·迈克格雷格 ,  郑志星 ,  吉扬永 ,  艾瑞克·布劳恩

IPC分类号： H01L21/336 ,  H01L21/266 ,  H01L21/8238

CPC分类号： H01L27/0928 ,  H01L21/823892 ,  H01L21/8249 ,  H01L27/0623 ,  H01L27/0922 ,  H01L29/063 ,  H01L29/0821 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/1004 ,  H01L29/1045 ,  H01L29/1087 ,  H01L29/1095 ,  H01L29/66272 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7322 ,  H01L29/7816 ,  H01L29/7835 ,  H01L21/266 ,  H01L21/8238

摘要： 公开了LDMOS及相关半导体集成电路的制作方法。其中LDMOS器件形成于具有第一掺杂类型的半导体衬底中，该制作方法包括：采用第一掩膜向半导体衬底中注入一系列的杂质，以形成靠近半导体衬底表面且具有第二掺杂类型的第一区域、位于第一区域之下且具有第一掺杂类型的第二区域、以及位于第二区域之下且具有第二掺杂类型的第三区域；采用第二掩膜向半导体衬底中注入杂质，以形成与第一、第二和第三区域毗邻且具有第二掺杂类型的第四区域，其中该第四区域自半导体衬底的表面向下延伸至与第三区域相当的深度；以及采用第三掩膜向第一区域内注入杂质，以形成具有第一掺杂类型的第一阱。

公开(公告)号：CN105679811A

公开(公告)日：2016-06-15

申请号：CN201610263564.3

申请日：2011-04-11

申请人： 台湾积体电路制造股份有限公司

发明人： 蔡永智 ,  林汉仲

IPC分类号： H01L29/40 ,  H01L29/49 ,  H01L29/78 ,  H01L21/336 ,  H01L29/45

CPC分类号： H01L21/823835 ,  H01L21/326 ,  H01L21/823814 ,  H01L21/823892 ,  H01L27/092 ,  H01L27/0922 ,  H01L29/402 ,  H01L29/404 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66659 ,  H01L29/7835

摘要： 本发明提供一种半导体装置及其制造方法。上述半导体装置包括一第一掺杂区和一第二掺杂区，两者形成于一基板中，一部分的该基板使该第一掺杂区和该第二掺杂区彼此分离，该第一掺杂区和该第二掺杂区具有相反导电类型的掺质。一第一栅极，形成于该基板上方，该第一栅极部分重叠于该第一掺杂区的一部分、该部分的该基板、和该第二掺杂区的一部分。一第二栅极，形成于该基板上方，该第二栅极部分重叠于该第二掺杂区的一不同部分。上述半导体装置包括一第一电压源，对该第二栅极提供一第一电压。一第二电压源，对该第二掺杂区提供一第二电压，其中该第二电压大于该第一电压。本发明实施例可利用不同的施加偏压组合而具有弹性以适用于不同的需求。

公开(公告)号：CN103632925B

公开(公告)日：2016-06-01

申请号：CN201310366037.1

申请日：2013-08-21

申请人： 富士通半导体股份有限公司

发明人： 王纯志 ,  寺原政德

IPC分类号： H01L21/02 ,  H01L21/027

CPC分类号： H01L21/02658 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/2652 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/78

摘要： 一种半导体器件制造方法，包括：在半导体衬底上形成保护膜；在保护膜上形成第一抗蚀剂图案：使用第一抗蚀剂图案作为掩模，将第一杂质离子注入到半导体衬底中；移除第一抗蚀剂图案；在移除第一抗蚀剂图案之后，在半导体衬底的表面上形成通过化学反应从半导体衬底吸取表面原子的化学反应层；在形成化学反应层之后，移除形成在半导体衬底上的化学反应层并移除半导体衬底的表面；以及在移除半导体衬底的表面之后，在半导体衬底的表面上外延生长半导体层。采用本申请提供的方法，能够防止在外延生长的半导体层中形成缺陷。

公开(公告)号：CN103180930B

公开(公告)日：2016-02-17

申请号：CN201180047562.6

申请日：2011-08-04

申请人： 阿尔特拉公司

发明人： T·H·怀特 ,  G·V·鲍威尔 ,  B·詹森 ,  S·A·劳 ,  D·多 ,  A·L·李 ,  W-c·林

IPC分类号： H01L21/00

CPC分类号： H01L21/823493 ,  H01L21/32055 ,  H01L21/76224 ,  H01L21/823475 ,  H01L21/823481 ,  H01L21/823871 ,  H01L21/823892 ,  H01L27/0207 ,  H01L29/7833

摘要： 公开通过在一个或者多个浮置多晶硅栅极指状物的两侧上形成带来实现更低要求的N阱或者P阱带结构的实施例。

公开(公告)号：CN102037558B

公开(公告)日：2015-11-25

申请号：CN200980113255.6

申请日：2009-02-17

申请人： 先进模拟科技公司

发明人： 唐纳德·R·迪斯尼 ,  理查德·K·威廉斯

IPC分类号： H01L21/8249

CPC分类号： H01L21/761 ,  H01L21/76243 ,  H01L21/76267 ,  H01L21/763 ,  H01L21/8222 ,  H01L21/82285 ,  H01L21/823878 ,  H01L21/823892 ,  H01L27/0825 ,  H01L27/0826 ,  H01L29/41708 ,  H01L29/732

摘要： 形成在半导体衬底中的隔离的晶体管包括埋设的底隔离区域和填充沟槽，该填充沟槽从衬底的表面向下延伸到底隔离区域。底隔离区域与填充沟槽一起形成衬底的隔离袋。在替代的实施例中，掺杂的侧壁区域从沟槽的底部向下延伸到底隔离区域。衬底不包含外延层，从而克服了与制造外延层有关的许多问题。

公开(公告)号：CN104916575A

公开(公告)日：2015-09-16

申请号：CN201410088290.X

申请日：2014-03-11

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 王海强 ,  蒲贤勇 ,  程勇 ,  陈宗高 ,  陈轶群

IPC分类号： H01L21/762 ,  H01L21/336

CPC分类号： H01L21/266 ,  H01L21/30604 ,  H01L21/3081 ,  H01L21/76224 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/167 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7835

摘要： 本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在刻蚀形成用于容置浅沟槽隔离的步骤之后、形成浅沟槽隔离的步骤之前增加使用一张掩膜进行三次离子注入的步骤，可以省略现有技术中的形成DPW、N-Drift以及P-Drift的三道掩膜工艺，因而可以减少两道掩膜工艺，有利于简化半导体器件的制造工艺，降低制造成本。

公开(公告)号：CN104769717A

公开(公告)日：2015-07-08

申请号：CN201380054122.2

申请日：2013-10-02

申请人： 商升特公司

发明人： 丹尼尔·亚比斯卓 ,  米切尔·雪弗莱

IPC分类号： H01L27/06

CPC分类号： H01L27/0629 ,  H01L21/823892 ,  H01L27/0921 ,  H02M3/073 ,  H02M2003/078

摘要： 电荷泵电路包括衬底和在衬底中形成的第一阱区。第一晶体管包括布置在第一阱区中的第一和第二导电区。第二阱区在衬底中形成。第三阱区在第二阱区内形成。第二晶体管包括布置在第三阱区中的第一和第二导电区。第二阱区和第三阱区耦合到公共端子。公共端子接收局部电位，且第一阱区和第二阱区被共同维持在局部电位处。第一晶体管和第二晶体管在电荷泵单元内操作。多个电荷泵单元可以与耦合到第二电荷泵单元的输入的第一电荷泵单元的输出级联在一起。

公开(公告)号：CN102593124B

公开(公告)日：2015-05-20

申请号：CN201210007059.4

申请日：2012-01-11

申请人： 英飞凌科技股份有限公司

发明人： A.马丁 ,  A.许茨 ,  G.齐默曼

IPC分类号： H01L27/02 ,  H01L21/77

CPC分类号： H01L27/0928 ,  H01L21/823892

摘要： 本发明涉及半导体放电器件及其形成方法。在一个实施例中，一种形成半导体器件的方法包括在衬底内形成阱区段。在所述阱区段内和/或之上形成多个晶体管。所述方法还包括在衬底内形成第一放电器件。第一放电器件耦合到所述阱区段和低电压节点。在后续处理期间，第一放电器件从所述阱区段对电荷进行放电。

公开(公告)号：CN104584215A

公开(公告)日：2015-04-29

申请号：CN201380043621.1

申请日：2013-06-28

申请人： 吉林克斯公司

发明人： 麦克·J·哈特 ,  詹姆士·卡普

IPC分类号： H01L27/02 ,  G11C5/00 ,  G11C11/412 ,  H01L21/8238 ,  H03K19/003 ,  H01L27/11

CPC分类号： G11C5/005 ,  G11C11/4125 ,  H01L21/823892 ,  H01L27/0207 ,  H01L27/0921 ,  H01L27/1104 ,  H03K19/00338

摘要： 本发明说明一种具有改良的辐射耐受性的集成电路。该集成电路包括：一基板(102)；一n井(108)，其被形成在该基板上；一p井(106)，其被形成在该基板上；以及一p分接区(202)，其被形成在该p井中相邻于该n井，其中，该p分接区于被形成在该n井中的电路组件和被形成在该p井中的电路组件之间延伸并且被耦合至一接地电位。本发明还说明一种用于形成具有改良的辐射耐受性的集成电路的方法。

公开(公告)号：CN104282681A

公开(公告)日：2015-01-14

申请号：CN201410307590.2

申请日：2014-06-30

申请人： 富士通半导体股份有限公司

发明人： 安田真 ,  江间泰示 ,  堀充明 ,  藤田和司

IPC分类号： H01L27/02 ,  H01L21/8234

CPC分类号： H01L27/088 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/28202 ,  H01L21/823892 ,  H01L27/0207 ,  H01L27/092 ,  H01L27/1104 ,  H01L29/1083 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

摘要： 一种半导体器件，包括：衬底；在衬底内形成的第一有源区域，并且第一有源区域包括具有第一宽度的第一区域以及具有比第一宽度大的第二宽度的第二区域，并且第一有源区域沿第一方向延伸；在衬底内形成的第二有源区域，平行于第一有源区域的第二区域延伸；以及在衬底内形成的元件隔离绝缘膜，分别隔开第一有源区域和第二有源区域，其中第一有源区域的第二区域或第二有源区域包括在平面视图内沿垂直于第一方向的第二方向凹进的凹进部。本发明能够防止元件隔离绝缘膜内产生空隙。