公开(公告)号：CN112151676A

公开(公告)日：2020-12-29

申请号：CN202010955885.6

申请日：2014-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周淳朴 ,  柯志欣 ,  邱博文 ,  郑兆钦 ,  吕俊颉 ,  黄崎峰 ,  陈焕能 ,  薛福隆

IPC: H01L49/02 ,  H01L23/522 ,  H01L23/532 ,  H01L21/768

Abstract: 本发明提供了具有石墨烯结构的电容器、包括其的半导体器件及其形成方法。电容器包括具有多个第一石墨烯层的第一石墨烯结构。电容器还包括位于第一石墨烯结构上方的介电层。电容器还包括位于介电层上方的第二石墨烯结构，其中，第二石墨烯结构具有多个第二石墨烯层。

公开(公告)号：CN111834226A

公开(公告)日：2020-10-27

申请号：CN202010328233.X

申请日：2020-04-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡俊雄 ,  郑雅云 ,  柯志欣 ,  万幸仁

IPC: H01L21/336 ,  H01L29/10 ,  H01L29/78

Abstract: 一种包括FET的半导体器件，包括：隔离绝缘层，设置在衬底的沟槽中；栅极介电层，设置在衬底的沟道区域上方；栅电极，设置在栅极介电层上方；源极和漏极，设置为邻近沟道区域；以及嵌入式绝缘层，设置在源极、漏极和栅电极下方，并且嵌入式绝缘层的两端连接至隔离绝缘层。本发明的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN105575778B

公开(公告)日：2020-05-26

申请号：CN201610065159.0

申请日：2011-01-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万幸仁 ,  柯志欣 ,  吴政宪

IPC: H01L21/205 ,  H01L21/762 ,  H01L29/04 ,  H01L29/06

Abstract: 本发明公开了一种半导体装置及其制造方法，该半导体装置及其制造方法是一种具有外延层的半导体装置及其制造方法。半导体装置包括一基底，其内形成一沟槽且沟槽下方形成一凹口。凹口的侧壁具有(111)晶面取向(crystal orientation)。沟槽深度为大于或等于凹口侧壁的长度的一半。一外延层形成于凹口及沟槽内。沟槽的深度足以使形成于半导体基底与外延层之间界面的差排(dislocation)终止于沟槽侧壁。在本发明的半导体装置中，较大的凹口侧壁的长度具有较大的沟槽隔离区的厚度，以容许有足够的深度使差排终止于隔离区而非外延材料的上表面。

公开(公告)号：CN106298540B

公开(公告)日：2019-06-11

申请号：CN201510781155.8

申请日：2015-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  叶致锴 ,  柯志欣 ,  吴政宪 ,  陈亮吟 ,  于雄飞 ,  陈燕铭 ,  杨建伦

IPC: H01L21/336 ,  H01L29/78 ,  H01L27/088 ,  H01L21/8234

CPC classification number: H01L29/4966 ,  H01L21/26513 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28238 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823842 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/165 ,  H01L29/42392 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/7843 ,  H01L29/7851 ,  H01L29/7854 ,  H01L29/78651 ,  H01L29/78684 ,  H01L29/78696

Abstract: 提供了一种方法，包括：在半导体鳍上形成硅覆盖层；在硅覆盖层上方形成界面层；在界面层上方形成高k栅极介电层；以及在高k栅极介电层上方形成脱氧金属层。然后，对硅覆盖层、界面层、高k栅极介电层、和脱氧金属层执行退火。填充金属沉积在高k栅极介电层上方。本发明还提供了一种具有脱氧栅极堆叠件的多栅极场效应晶体管。

公开(公告)号：CN104835742B

公开(公告)日：2018-08-31

申请号：CN201410169123.8

申请日：2014-04-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 傅劲逢 ,  严佑展 ,  柯志欣 ,  李俊鸿 ,  林焕哲 ,  张惠政

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/66545 ,  H01L21/31144 ,  H01L23/564 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种形成MOSFET结构的方法。在该方法中，形成外延层。在外延层之上形成覆盖层。在外延层之上形成第一沟槽。在第一沟槽内沉积保护层。保护层的材料选自由锗和硅锗组成的组。

公开(公告)号：CN103972059B

公开(公告)日：2017-06-13

申请号：CN201310308715.9

申请日：2013-07-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宜静 ,  吴政宪 ,  柯志欣 ,  万幸仁

IPC: H01L21/20 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02647

Abstract: 本发明公开了一种方法，包括对半导体衬底位于相对的隔离区之间的部分进行凹槽化以形成凹槽。在凹槽化步骤之后，半导体衬底的部分包括顶面。顶面包括平整表面以及具有（111）表面平面的倾斜表面。倾斜表面包括连接至平整表面的底部边缘，以及连接至隔离区中的一个的顶部边缘。该方法还包括进行外延以在凹槽中生长半导体材料，其中半导体材料自平整表面和所述倾斜表面生长，并对半导体材料进行退火。本发明还公开了一种用于在沟槽中形成半导体区的方法。

公开(公告)号：CN104009080B

公开(公告)日：2016-12-28

申请号：CN201310206536.4

申请日：2013-05-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宜静 ,  吴政宪 ,  柯志欣 ,  万幸仁

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7842 ,  H01L21/02532 ,  H01L21/31051 ,  H01L21/31053 ,  H01L21/3212 ,  H01L21/823412 ,  H01L21/823431 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0847 ,  H01L29/1054 ,  H01L29/157 ,  H01L29/161 ,  H01L29/165 ,  H01L29/41791 ,  H01L29/432 ,  H01L29/66431 ,  H01L29/66787 ,  H01L29/66795 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/7789 ,  H01L29/7848 ,  H01L29/7849 ,  H01L29/785

Abstract: 本发明公开了一种器件，包括衬底和位于衬底的一部分上方的隔离区。第一半导体区位于隔离区之间并且具有第一传导带。第二半导体区位于所述第一半导体区上方并与所述第一半导体区邻接，其中第二半导体区包括高于隔离区的顶面的上部以形成半导体鳍。半导体鳍具有拉伸应变并且具有低于第一传导带的第二传导带。第三半导体区位于所述半导体鳍的顶面和侧壁上并与之邻接，其中所述第三半导体区具有比第二传导带高的第三传导带。本发明还公开了一种具有应变阱区的FinFET。

公开(公告)号：CN105679839A

公开(公告)日：2016-06-15

申请号：CN201410657766.7

申请日：2014-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周淳朴 ,  柯志欣 ,  邱博文 ,  郑兆钦 ,  吕俊颉 ,  黄崎峰 ,  陈焕能 ,  薛福隆

IPC: H01L29/92 ,  H01L21/02

Abstract: 本发明提供了具有石墨烯结构的电容器、包括其的半导体器件及其形成方法。电容器包括具有多个第一石墨烯层的第一石墨烯结构。电容器还包括位于第一石墨烯结构上方的介电层。电容器还包括位于介电层上方的第二石墨烯结构，其中，第二石墨烯结构具有多个第二石墨烯层。

公开(公告)号：CN103117243B

公开(公告)日：2016-06-08

申请号：CN201210074766.5

申请日：2012-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张开泰 ,  陈颐珊 ,  陈欣志 ,  柯志欣 ,  万幸仁

IPC: H01L21/762

CPC classification number: H01L21/02653 ,  H01L21/02639 ,  H01L21/0337 ,  H01L21/76224 ,  H01L21/76229

Abstract: 一种方法，包括：在衬底上方形成硬掩模，图案化硬掩模以形成第一多个沟槽，以及在第一多个沟槽内填充有介电材料以形成多个介电区域。从多个介电区域之间去除硬掩模，其中，通过去除硬掩模留下第二多个沟槽。实施外延步骤以在第二多个沟槽内生长半导体材料。本发明还提供了反调STI形成。

公开(公告)号：CN102969340B

公开(公告)日：2016-03-23

申请号：CN201210093539.7

申请日：2012-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林佑儒 ,  吴政宪 ,  柯志欣 ,  万幸仁

IPC: H01L29/10 ,  H01L29/04 ,  H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/02532 ,  H01L21/02609 ,  H01L21/30604 ,  H01L21/76224 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/7853

Abstract: 本发明提供了FinFET器件。FinFET器件包括：具有第一半导体材料的半导体衬底；具有第一半导体材料的鳍片结构，该鳍片结构位于半导体衬底的上面，其中该鳍片结构具有第一晶面取向的顶面；具有第二半导体材料的类金刚石形状结构，该类金刚石形状结构被设置在鳍片结构的顶面上方，其中类金刚石形状结构具有至少一个第二晶面取向的表面；栅极结构，该栅极结构被设置在类金刚石形状结构的上方，其中所述栅极结构使源极区和漏极区分隔开；以及沟道区，该沟道区被限定在源极区和漏极区之间的类金刚石形状结构中。本发明提供了具有限定在类金刚石形状半导体结构中的沟道的FinFET器件。