半导体器件
    3.
    发明公开

    公开(公告)号:CN109564956A

    公开(公告)日:2019-04-02

    申请号:CN201780044849.0

    申请日:2017-07-20

    发明人: 朴修益

    摘要: 一个实施例公开一种半导体器件,包括:半导体结构,该半导体结构包括第一导电半导体层、第二导电半导体层和在第一导电半导体层和第二导电半导体层之间布置的有源层并且包括多个第一凹部和第二凹部,多个第一凹部被布置为通过穿透第二导电半导体层和有源层直到第一导电半导体层的部分区域,第二凹部被布置在多个第一凹部之间;多个第一电极,其被布置在多个第一凹部内,并且与第一导电半导体层电连接;多个第二电极,其被电连接到第二导电半导体层;以及反射层,其被布置在第二凹部内,其中多个第一凹部的面积和第二凹部的面积之和为半导体结构的第一方向中的最大面积的60%或更小,多个第一凹部的面积和第二凹部的面积是在半导体结构的下表面上形成的面积,并且第一方向垂直于半导体结构的厚度方向。

    图案化基板的制造方法及半导体装置的制造方法

    公开(公告)号:CN109212887A

    公开(公告)日:2019-01-15

    申请号:CN201810695564.X

    申请日:2018-06-29

    摘要: 本发明提供一种能够抑制多个凸部图案的变形的图案化基板的制造方法及半导体装置的制造方法。图案化基板的制造方法包括:准备工序,其准备曝光掩模,该曝光掩模具有多个内侧遮光部、与内侧遮光部的周边区域一体地连接的透光部、以及包围透光部的外侧遮光部;曝光工序,其使用曝光掩模,利用步进重复法对形成于基板的光刻胶层进行多次曝光,对光刻胶层进行多次曝光,以使内侧遮光部整体投影的内侧投影部配置为点阵状;显影工序,其在曝光工序后对光刻胶层进行显影;蚀刻工序,其将显影后的光刻胶层作为掩模,对基板进行蚀刻;在曝光工序中,对光刻胶层进行多次曝光,以在将规定的曝光中位于最外侧的一个内侧投影部、与配置在最接近其它的曝光中的多个内侧投影部之中规定的曝光中的一个内侧投影部的位置上的一个内侧投影部以最短距离连结的直线上,使与规定的曝光中的透光部对应的区域和与其它的曝光中的透光部对应的区域不重合,在其它的区域之中的至少一部分,使与规定的曝光中的透光部对应的区域和与其它的曝光中的透光部对应的区域重合。

    一种具有掩膜层的反极性LED芯片及其制备方法

    公开(公告)号:CN109037412A

    公开(公告)日:2018-12-18

    申请号:CN201810937533.0

    申请日:2018-08-16

    IPC分类号: H01L33/36 H01L33/02 H01L33/00

    摘要: 本发明涉及一种具有掩膜层的反极性LED芯片,所述芯片包括基板层、键合层、粘结保护层、复合结构层、外延层、掩膜层、N电极和钝化层;基板层的上面依次从下至上为键合层、粘结保护层、复合结构层;外延层在复合结构层的上面,外延层依次从下至上为p型层、发光层、n型层、粗化层、欧姆接触层;在外延层上面设有掩膜层、N电极和钝化层,掩膜层在欧姆接触层之上,且与N电极图形对应,环绕在N电极周围。本发明还提出一种具有掩膜层的反极性LED芯片的制备方法。本发明可以解决粗化工艺中,欧姆接触层湿法腐蚀过程侧钻导致的N电极脱落问题,有效地提高了LED芯片的制备良率。