-
公开(公告)号：CN102005453A
公开(公告)日：2011-04-06
申请号：CN201010284280.5
申请日：1998-04-03
申请人： 格伦·J·利迪
发明人： 格伦·J·利迪
IPC分类号： H01L27/06 , H01L23/48 , H01L27/108
CPC分类号： H01L27/10897 , G11C5/02 , G11C5/025 , G11C5/04 , G11C29/44 , G11C29/81 , G11C29/846 , G11C29/848 , H01L23/481 , H01L25/18 , H01L27/0688 , H01L27/105 , H01L2224/29109 , H01L2224/29111 , H01L2224/29116 , H01L2224/29118 , H01L2224/29124 , H01L2224/29144 , H01L2224/29147 , H01L2224/29155 , H01L2224/29166 , H01L2224/29169 , H01L2224/8083 , H01L2225/06541 , H01L2924/01079 , Y10S438/977 , H01L2924/00014
摘要： 一种三维结构(3DS)存储器(100)使得能够将存储器电路(103)和控制逻辑(101)物理上分离到不同的层(103)上，致使可以分别地优化各个层。几个存储器电路(103)有一个控制逻辑(101)就够了，从而降低了成本。3DS存储器(100)的制造涉及到将存储器电路(103)减薄到厚度小于50微米以及将电路键合到电路叠层，同时仍然呈晶片衬底形式。采用了细粒高密度层间垂直总线互连(105)。3DS存储器(100)制造方法使得能够实现几种性能和物理尺寸效能，并且是用现有的半导体工艺技术实现的。
-
公开(公告)号：CN102005453B
公开(公告)日：2014-05-07
申请号：CN201010284280.5
申请日：1998-04-03
申请人： 格伦·J·利迪
发明人： 格伦·J·利迪
IPC分类号： H01L27/06 , H01L23/48 , H01L27/108
CPC分类号： H01L27/10897 , G11C5/02 , G11C5/025 , G11C5/04 , G11C29/44 , G11C29/81 , G11C29/846 , G11C29/848 , H01L23/481 , H01L25/18 , H01L27/0688 , H01L27/105 , H01L2224/29109 , H01L2224/29111 , H01L2224/29116 , H01L2224/29118 , H01L2224/29124 , H01L2224/29144 , H01L2224/29147 , H01L2224/29155 , H01L2224/29166 , H01L2224/29169 , H01L2224/8083 , H01L2225/06541 , H01L2924/01079 , Y10S438/977 , H01L2924/00014
摘要： 一种三维结构(3DS)存储器(100)使得能够将存储器电路(103)和控制逻辑(101)物理上分离到不同的层(103)上，致使可以分别地优化各个层。几个存储器电路(103)有一个控制逻辑(101)就够了，从而降低了成本。3DS存储器(100)的制造涉及到将存储器电路(103)减薄到厚度小于50微米以及将电路键合到电路叠层，同时仍然呈晶片衬底形式。采用了细粒高密度层间垂直总线互连(105)。3DS存储器(100)制造方法使得能够实现几种性能和物理尺寸效能，并且是用现有的半导体工艺技术实现的。
-
公开(公告)号：CN106104770A
公开(公告)日：2016-11-09
申请号：CN201480077088.5
申请日：2014-12-26
申请人： 株式会社晶磁电子日本
发明人： 黑田忠广
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/522 , H01L25/065 , H01L25/07 , H01L25/18
CPC分类号： H01L25/0652 , H01L21/486 , H01L21/6835 , H01L21/76898 , H01L23/481 , H01L23/5383 , H01L23/5384 , H01L23/5389 , H01L23/645 , H01L24/05 , H01L24/06 , H01L24/08 , H01L24/09 , H01L24/16 , H01L24/17 , H01L24/18 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/73 , H01L24/80 , H01L24/81 , H01L24/83 , H01L24/92 , H01L24/94 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L27/0688 , H01L27/092 , H01L2221/68327 , H01L2221/6834 , H01L2224/02372 , H01L2224/02375 , H01L2224/02377 , H01L2224/02379 , H01L2224/03002 , H01L2224/0401 , H01L2224/04042 , H01L2224/05009 , H01L2224/0557 , H01L2224/05624 , H01L2224/05647 , H01L2224/06181 , H01L2224/08146 , H01L2224/16145 , H01L2224/16227 , H01L2224/16238 , H01L2224/17181 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/45015 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/73204 , H01L2224/73253 , H01L2224/73257 , H01L2224/80006 , H01L2224/80203 , H01L2224/8083 , H01L2224/80986 , H01L2224/81005 , H01L2224/9202 , H01L2224/92125 , H01L2224/9222 , H01L2224/92225 , H01L2224/92227 , H01L2224/94 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06558 , H01L2225/06565 , H01L2924/00014 , H01L2924/13091 , H01L2924/14 , H01L2924/1434 , H01L2924/19107 , H01L2224/80 , H01L2224/03 , H01L2924/00 , H01L2224/80001 , H01L2224/83 , H01L2224/85 , H01L2224/81 , H01L2924/20752
摘要： 涉及层叠半导体集成电路装置，通过廉价的结构缩小用于层叠的三维空间，并且提供足够的电源质量。在第1半导体集成电路装置上设置在厚度方向上贯通第1半导体基体并且与第1电源电位连接的第1贯通半导体区域，以及与第2电源电位连接的第2贯通半导体区域，层叠第2半导体集成电路装置，该第2半导体集成电路装置具有分别与第1贯通半导体区域和第2贯通半导体区域连接的第1电极和第2电极。
-
公开(公告)号：CN101188235A
公开(公告)日：2008-05-28
申请号：CN200710180831.1
申请日：1998-04-03
申请人： 格伦·J·利迪
发明人： 格伦·J·利迪
IPC分类号： H01L25/18 , H01L23/488 , H01L27/108 , H01L23/522 , G11C5/02 , G11C5/04
CPC分类号： H01L27/10897 , G11C5/02 , G11C5/025 , G11C5/04 , G11C29/44 , G11C29/81 , G11C29/846 , G11C29/848 , H01L23/481 , H01L25/18 , H01L27/0688 , H01L27/105 , H01L2224/29109 , H01L2224/29111 , H01L2224/29116 , H01L2224/29118 , H01L2224/29124 , H01L2224/29144 , H01L2224/29147 , H01L2224/29155 , H01L2224/29166 , H01L2224/29169 , H01L2224/8083 , H01L2225/06541 , H01L2924/01079 , Y10S438/977 , H01L2924/00014
摘要： 一种三维结构(3DS)存储器(100)使得能够将存储器电路(103)和控制逻辑(101)物理上分离到不同的层(103)上，致使可以分别地优化各个层。几个存储器电路(103)有一个控制逻辑(101)就够了，从而降低了成本。3DS存储器(100)的制造涉及到将存储器电路(103)减薄到厚度小于50微米以及将电路键合到电路叠层，同时仍然呈晶片衬底形式。采用了细粒高密度层间垂直总线互连(105)。3DS存储器(100)制造方法使得能够实现几种性能和物理尺寸效能，并且是用现有的半导体工艺技术实现的。
-
公开(公告)号：CN101188235B
公开(公告)日：2010-10-06
申请号：CN200710180831.1
申请日：1998-04-03
申请人： 格伦·J·利迪
发明人： 格伦·J·利迪
IPC分类号： H01L25/18 , H01L23/488 , H01L27/108 , H01L23/522 , G11C5/02 , G11C5/04
CPC分类号： H01L27/10897 , G11C5/02 , G11C5/025 , G11C5/04 , G11C29/44 , G11C29/81 , G11C29/846 , G11C29/848 , H01L23/481 , H01L25/18 , H01L27/0688 , H01L27/105 , H01L2224/29109 , H01L2224/29111 , H01L2224/29116 , H01L2224/29118 , H01L2224/29124 , H01L2224/29144 , H01L2224/29147 , H01L2224/29155 , H01L2224/29166 , H01L2224/29169 , H01L2224/8083 , H01L2225/06541 , H01L2924/01079 , Y10S438/977 , H01L2924/00014
摘要： 一种三维结构(3DS)存储器(100)使得能够将存储器电路(103)和控制逻辑(101)物理上分离到不同的层(103)上，致使可以分别地优化各个层。几个存储器电路(103)有一个控制逻辑(101)就够了，从而降低了成本。3DS存储器(100)的制造涉及到将存储器电路(103)减薄到厚度小于50微米以及将电路键合到电路叠层，同时仍然呈晶片衬底形式。采用了细粒高密度层间垂直总线互连(105)。3DS存储器(100)制造方法使得能够实现几种性能和物理尺寸效能，并且是用现有的半导体工艺技术实现的。
-
公开(公告)号：CN1525485A
公开(公告)日：2004-09-01
申请号：CN200310102636.9
申请日：1998-04-03
申请人： 格伦·J·利迪
发明人： 格伦·J·利迪
CPC分类号： H01L27/10897 , G11C5/02 , G11C5/025 , G11C5/04 , G11C29/44 , G11C29/81 , G11C29/846 , G11C29/848 , H01L23/481 , H01L25/18 , H01L27/0688 , H01L27/105 , H01L2224/29109 , H01L2224/29111 , H01L2224/29116 , H01L2224/29118 , H01L2224/29124 , H01L2224/29144 , H01L2224/29147 , H01L2224/29155 , H01L2224/29166 , H01L2224/29169 , H01L2224/8083 , H01L2225/06541 , H01L2924/01079 , Y10S438/977 , H01L2924/00014
摘要： 一种三维结构(3DS)存储器(100)使得能够将存储器电路(103)和控制逻辑(101)物理上分离到不同的层(103)上，致使可以分别地优化各个层。几个存储器电路(103)有一个控制逻辑(101)就够了，从而降低了成本。3DS存储器(100)的制造涉及到将存储器电路(103)减薄到厚度小于50微米以及将电路键合到电路叠层，同时仍然呈晶片衬底形式。采用了细粒高密度层间垂直总线互连(105)。3DS存储器(100)制造方法使得能够实现几种性能和物理尺寸效能，并且是用现有的半导体工艺技术实现的。
-
公开(公告)号：CN1155050C
公开(公告)日：2004-06-23
申请号：CN98803836.6
申请日：1998-04-03
申请人： 格伦·J·利迪
发明人： 格伦·J·利迪
IPC分类号： H01L21/00
CPC分类号： H01L27/10897 , G11C5/02 , G11C5/025 , G11C5/04 , G11C29/44 , G11C29/81 , G11C29/846 , G11C29/848 , H01L23/481 , H01L25/18 , H01L27/0688 , H01L27/105 , H01L2224/29109 , H01L2224/29111 , H01L2224/29116 , H01L2224/29118 , H01L2224/29124 , H01L2224/29144 , H01L2224/29147 , H01L2224/29155 , H01L2224/29166 , H01L2224/29169 , H01L2224/8083 , H01L2225/06541 , H01L2924/01079 , Y10S438/977 , H01L2924/00014
摘要： 一种三维结构(3DS)存储器(100)使得能够将存储器电路(103)和控制逻辑(101)物理上分离到不同的层(103)上，致使可以分别地优化各个层。几个存储器电路(103)有一个控制逻辑(101)就够了，从而降低了成本。3DS存储器(100)的制造涉及到将存储器电路(103)减薄到厚度小于50微米以及将电路键合到电路叠层，同时仍然呈晶片衬底形式。采用了细粒高密度层间垂直总线互连(105)。3DS存储器(100)制造方法使得能够实现几种性能和物理尺寸效能，并且是用现有的半导体工艺技术实现的。
-
公开(公告)号：CN1525485B
公开(公告)日：2012-12-05
申请号：CN200310102636.9
申请日：1998-04-03
申请人： 格伦·J·利迪
发明人： 格伦·J·利迪
CPC分类号： H01L27/10897 , G11C5/02 , G11C5/025 , G11C5/04 , G11C29/44 , G11C29/81 , G11C29/846 , G11C29/848 , H01L23/481 , H01L25/18 , H01L27/0688 , H01L27/105 , H01L2224/29109 , H01L2224/29111 , H01L2224/29116 , H01L2224/29118 , H01L2224/29124 , H01L2224/29144 , H01L2224/29147 , H01L2224/29155 , H01L2224/29166 , H01L2224/29169 , H01L2224/8083 , H01L2225/06541 , H01L2924/01079 , Y10S438/977 , H01L2924/00014
摘要： 一种三维结构(3DS)存储器(100)使得能够将存储器电路(103)和控制逻辑(101)物理上分离到不同的层(103)上，致使可以分别地优化各个层。几个存储器电路(103)有一个控制逻辑(101)就够了，从而降低了成本。3DS存储器(100)的制造涉及到将存储器电路(103)减薄到厚度小于50微米以及将电路键合到电路叠层，同时仍然呈晶片衬底形式。采用了细粒高密度层间垂直总线互连(105)。3DS存储器(100)制造方法使得能够实现几种性能和物理尺寸效能，并且是用现有的半导体工艺技术实现的。
-
公开(公告)号：CN100409425C
公开(公告)日：2008-08-06
申请号：CN200310104397.0
申请日：1998-04-03
申请人： 格伦·J·利迪
发明人： 格伦·J·利迪
CPC分类号： H01L27/10897 , G11C5/02 , G11C5/025 , G11C5/04 , G11C29/44 , G11C29/81 , G11C29/846 , G11C29/848 , H01L23/481 , H01L25/18 , H01L27/0688 , H01L27/105 , H01L2224/29109 , H01L2224/29111 , H01L2224/29116 , H01L2224/29118 , H01L2224/29124 , H01L2224/29144 , H01L2224/29147 , H01L2224/29155 , H01L2224/29166 , H01L2224/29169 , H01L2224/8083 , H01L2225/06541 , H01L2924/01079 , Y10S438/977 , H01L2924/00014
摘要： 一种三维结构(3DS)存储器(100)使得能够将存储器电路(103)和控制逻辑(101)物理上分离到不同的层(103)上，致使可以分别地优化各个层。几个存储器电路(103)有一个控制逻辑(101)就够了，从而降低了成本。3DS存储器(100)的制造涉及到将存储器电路(103)减薄到厚度小于50微米以及将电路键合到电路叠层，同时仍然呈晶片衬底形式。采用了细粒高密度层间垂直总线互连(105)。3DS存储器(100)制造方法使得能够实现几种性能和物理尺寸效能，并且是用现有的半导体工艺技术实现的。
-
公开(公告)号：CN1525549A
公开(公告)日：2004-09-01
申请号：CN200310104397.0
申请日：1998-04-03
申请人： 格伦·J·利迪
发明人： 格伦·J·利迪
CPC分类号： H01L27/10897 , G11C5/02 , G11C5/025 , G11C5/04 , G11C29/44 , G11C29/81 , G11C29/846 , G11C29/848 , H01L23/481 , H01L25/18 , H01L27/0688 , H01L27/105 , H01L2224/29109 , H01L2224/29111 , H01L2224/29116 , H01L2224/29118 , H01L2224/29124 , H01L2224/29144 , H01L2224/29147 , H01L2224/29155 , H01L2224/29166 , H01L2224/29169 , H01L2224/8083 , H01L2225/06541 , H01L2924/01079 , Y10S438/977 , H01L2924/00014
摘要： 一种三维结构(3DS)存储器(100)使得能够将存储器电路(103)和控制逻辑(101)物理上分离到不同的层(103)上，致使可以分别地优化各个层。几个存储器电路(103)有一个控制逻辑(101)就够了，从而降低了成本。3DS存储器(100)的制造涉及到将存储器电路(103)减薄到厚度小于50微米以及将电路键合到电路叠层，同时仍然呈晶片衬底形式。采用了细粒高密度层间垂直总线互连(105)。3DS存储器(100)制造方法使得能够实现几种性能和物理尺寸效能，并且是用现有的半导体工艺技术实现的。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.013 秒)
