摘要:
마이크로 전자 어셈블리(200) 또는 시스템(1500)은, 기판(102)의 제 1 표면(108) 위에서 위쪽을 향해 장착되는 마이크로 전자 요소(130)를 갖는 적어도 하나의 마이크로 전자 패키지(100)를 포함하고, 하나 이상의 접촉자(102) 컬럼(138, 140)이 마이크로 전자 요소의 전방면을 따르는 제 1 방향으로 연장되어 있다. 기판의 제 2 표면(110)에서 노출되는 단자(105, 107)의 컬럼(104A, 105B, 107A, 107B) 는 제 1 방향으로 연장되어 있다. 단자 컬럼의 최소 피치(150)의 3.5 배 이하의 폭(152)을 갖는 중심 영역(112)에서 표면(110)에서 노출되는 제 1 단자(105)는 어드레서블 메모리 위치를 결정하기 위해 사용될 수 있는 어드레스 정보를 전달하도록 될 수 있다. 마이크로 전자 요소의 축방향 면은 중심 영역과 교차할 수 있다.
摘要:
PURPOSE: A bonding wire for a semiconductor device and a manufacturing method thereof are provided to increase adhesion between metal particles and a core material by coating a core material with an oxidation resistance metal. CONSTITUTION: A core material is coated with an oxidation resistance metal (310). A wire is formed by the coating process. A drawing process is performed on the wire at least one time (330). A thermal process is performed on the wire (350). The wire is made of copper or copper alloy. [Reference numerals] (310) Oxidation resistance metal coating process; (330) Drawing process; (350) Thermal process
摘要:
종래의 회로 장치에서는 회로 기판 상에 배치된 회로 소자 등으로부터 발생하는 열을 효율적으로 수지 밀봉체의 외부로 방열하기 어렵다고 하는 문제가 있었다. 본 발명의 회로 장치(1)에서는, 회로 기판(4)의 하면측 및 측면의 일부는 제2 수지 밀봉체(2B)에 의해 피복되고, 회로 기판(4)의 상면측 등은 제1 수지 밀봉체(2A)에 의해 피복된다. 그리고, 회로 장치(1) 외부에의 방열은, 주로 제2 수지 밀봉체(2B)를 통하여 행해지기 때문에, 제2 수지 밀봉체(2B)에 포함되는 필러의 입경은 제1 수지 밀봉체(2A)에 포함되는 필러의 입경보다도 크게 하여, 회로 장치(1) 외부에의 방열성이 대폭 향상된다.
摘要:
반도체 장치가 갖는 다이패드의 외형 치수보다도 작은 사각형의 평면 형상으로 이루어지는 칩 탑재 영역의 4개의 코너부에, 각각 홈부(홈)를 형성한다. 각 홈부는, 홈부가 배치되는 코너부를 연결하는 대각선에 대하여 교차하는 방향을 따라서 형성하고, 그 양단부는, 칩 탑재 영역의 외측까지 연장시킨다. 반도체 칩은, 이 칩 탑재 영역 상에 다이본드재를 개재해서 탑재된다. 이에 의해, 반도체 장치를 실장 기판에 실장할 때의 리플로우 공정에 있어서의 다이본드재의 박리를 억제할 수 있다. 또한, 가령, 박리가 발생한 경우에도, 박리의 진전을 억제할 수 있다.
摘要:
PURPOSE: A wire bonding inspection system and method are provided to improve accuracy of wire bonding inspection by determining whether a wire is normally connected or not by using a two-dimensional image of a wire region connected to a substrate. CONSTITUTION: A photographing unit(105) takes a photograph of a substrate in which a semiconductor chip is mounted. A lighting device(100) radiates light to the substrate so that the photographing unit takes a photograph of an accurate image. An image processing unit(115) performs image-processing for both ends of a wire interlinking the semiconductor chip and the substrate. A normality determination unit(125) determines whether the wire is bonded or not. A storing unit(120) stores determination standard data for determining normal connection of the wire.
摘要:
PURPOSE: A capillary cleaning method of a wire bonding process is provided to reduce manufacturing costs by omitting the installation of a separate cleaning chip in wire bonding process line equipment. CONSTITUTION: A lead frame(L) for cleaning comprises an abrasive sheet(10). The abrasive sheet comprises two or more polishing regions(11,12,13) with different surface roughness. A tip of a capillary is cleaned by successively touching the polishing regions with different surface roughness. The tip of the capillary is linearly transferred and generates frictional force on the surface of the abrasive sheet.
摘要:
반도체 컴포넌트(10)는 기판 콘택트(20), 및 상기 기판 콘택트(20)에 부착된 스루 와이어 인터커넥트(TWI)(14)를 갖는 반도체 기판(12)을 포함한다. 상기 스루 와이어 인터커넥트(14)는 반도체 기판(12)의 대향하는 제1 측면(17) 및 제2 측면(18) 상에 콘택트들(32, 48)을 갖는 멀티 레벨 인터커넥트를 제공한다. 상기 스루 와이어 인터커넥트(TWI)(14)는 상기 기판 콘택트(20) 및 상기 기판(12)을 관통하는 비아(28), 상기 기판 콘택트(20)와의 접합 커넥션(42)을 갖는 상기 비아(28) 내의 와이어(30), 상기 제1 측면(17)에 근접한 상기 와이어 상의 제1 콘택트(32), 및 상기 제2 측면(18)에 근접한 상기 와이어(30) 상의 제2 콘택트(46)를 포함한다. 상기 스루 와이어 인터커넥트(TWI)(14)는 또한 상기 제1 콘택트(32)를 노출된 채로 놓아두면서 상기 스루 와이어 인터커넥트(TWI)(14)를 부분적으로 캡슐화하는 폴리머 층(16)을 포함한다. 반도체 컴포넌트(10)는 스택 시스템(54), 모듈 시스템(74) 및 테스트 시스템(72)을 제조하는데 이용될 수 있다. 반도체 컴포넌트(10)를 제조하는 방법은 폴리머 층(16)을 형성하기 위한 막 이용 몰딩 공정을 포함할 수 있다. 기판 콘택트, 스루 와이어 인터커넥트, 접합 커넥션, 비아, 와이어
摘要:
리드프레임의 한 측으로부터 리드프레임의 반대 측으로 뻗어나오는 전기 리드들을 포함하는 반도체 패키지를 위한 리드프레임이 개시되며, 리드프레임의 제 2 측에서 반도체 다이와의 전기적인 접속이 이루어진다. 반도체 다이는 리드프레임을 가로질러 뻗어있는 리드들 상에 지탱된다. 패키지는 전기 리드들에 부착되는 스페이서층을 더 포함하며, 이에 의해 패키지를 몰딩하는 동안 반도체 패키지를 강화하고 전기 리드들의 노출을 막는다. 반도체 패키지, 리드프레임, 몰딩 공정, 스페이서층, 단일 패드
摘要:
PURPOSE: A microelectronic assembly including impedance controlled by a wire bonding and a conductive reference element is provided to obtain a wanted impedance value by connecting a conductive material to a source of reference potential. CONSTITUTION: A microelectronic device(110) includes a surface and a device contact exposed to the surface. A mutual connection device(130) includes a surface adjacent to the microelectronic contact and a plurality of element contacts. The plurality of conductive devices connects the device contact to the element contact. A conductive material includes a conductive surface.