利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

106 条记录 (耗时 0.028 秒)

    CMOS with channel P-FinFET and channel N-FinFET having different crystalline orientations and parallel fins
    11.
    发明授权
    CMOS with channel P-FinFET and channel N-FinFET having different crystalline orientations and parallel fins 有权
    具有沟道P-FinFET和沟道N-FinFET的CMOS具有不同的晶体取向和平行鳍片

    公开(公告)号：US08563369B2

    公开(公告)日：2013-10-22

    申请号：US13560340

    申请日：2012-07-27

    申请人： Guy M. Cohen ,  Katherine L. Saenger

    发明人： Guy M. Cohen ,  Katherine L. Saenger

    IPC分类号： H01L21/00

    CPC分类号： H01L27/0924 ,  H01L21/34 ,  H01L21/845 ,  H01L27/1203 ,  H01L27/1207 ,  H01L27/1211 ,  H01L29/045 ,  H01L29/66795 ,  H01L29/785

    摘要： A method for fabricating an integrated circuit with at least one p-FinFET device and at least one n-FinFET device. The method includes bonding a first silicon layer having a first crystalline orientation to a second silicon layer having a second crystalline orientation that is different from the first crystalline orientation. A first plurality of fins and a second plurality of fins are created. A spacer is formed around each fin in the first plurality of fins and second plurality of fins. A set of regions of the second layer between each fin in the first plurality of fins and the second plurality of fins are recessed to form a base with exposed sidewalls under each fin in the first plurality of fins and the second plurality of fins. The base under each fin and a set of exposed regions between each fin is oxidized.

    摘要翻译： 一种用至少一个p-FinFET器件和至少一个n-FinFET器件制造集成电路的方法。 该方法包括将具有第一晶体取向的第一硅层与具有不同于第一晶体取向的第二晶体取向的第二硅层结合。 产生第一多个翅片和第二多个翅片。 在第一多个翅片和第二多个翅片中的每个翅片周围形成间隔件。 在第一多个翅片中的每个翅片和第二多个翅片之间的第二层的一组区域被凹入以在第一多个翅片和第二多个翅片中的每个翅片下方形成具有暴露的侧壁的底部。 每个翅片下面的基底和每个翅片之间的一组暴露区域被氧化。

    Planar and nanowire field effect transistors
    12.
    发明授权
    Planar and nanowire field effect transistors 失效
    平面和纳米线场效应晶体管

    公开(公告)号：US08455334B2

    公开(公告)日：2013-06-04

    申请号：US12631342

    申请日：2009-12-04

    申请人： Sarunya Bangsaruntip ,  Guy M. Cohen ,  Shreesh Narasimha ,  Jeffrey W. Sleight

    发明人： Sarunya Bangsaruntip ,  Guy M. Cohen ,  Shreesh Narasimha ,  Jeffrey W. Sleight

    IPC分类号： H01L21/84

    CPC分类号： H01L29/78696 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66469 ,  H01L29/66772

    摘要： A method for forming an integrated circuit, the method includes forming a first nanowire suspended above an insulator substrate, the first nanowire attached to a first silicon on insulator (SOI) pad region and a second SOI pad region that are disposed on the insulator substrate, a second nanowire disposed on the insulator substrate attached to a third SOI pad region and a fourth SOI pad region that are disposed on the insulator substrate, and a SOI slab region that is disposed on the insulator substrate, and forming a first gate surrounding a portion of the first nanowire, a second gate on a portion of the second nanowire, and a third gate on a portion of the SOI slab region.

    摘要翻译： 一种用于形成集成电路的方法，所述方法包括形成悬置在绝缘体衬底上的第一纳米线，所述第一纳米线附接到绝缘体上的第一绝缘体（SOI）焊盘区域和设置在所述绝缘体衬底上的第二SOI焊盘区域， 布置在绝缘体基板上的第二纳米线，其连接到设置在绝缘体基板上的第三SOI焊盘区域和第四SOI焊盘区域，以及SOI板状区域，其设置在绝缘体基板上，并且形成围绕部分的第一栅极 的第一纳米线，第二纳米线的一部分上的第二栅极和SOI板区域的一部分上的第三栅极。

    Monolithic high aspect ratio nano-size scanning probe microscope (SPM) tip formed by nanowire growth
    16.
    发明授权
    Monolithic high aspect ratio nano-size scanning probe microscope (SPM) tip formed by nanowire growth 有权
    通过纳米线生长形成的单片高宽比纳米尺寸扫描探针显微镜（SPM）尖端

    公开(公告)号：US08220068B2

    公开(公告)日：2012-07-10

    申请号：US12533427

    申请日：2009-07-31

    申请人： Guy M. Cohen ,  Hendrik F. Hamann

    发明人： Guy M. Cohen ,  Hendrik F. Hamann

    IPC分类号： G01Q70/12

    CPC分类号： G01Q70/12 ,  G01Q60/22

    摘要： A scanning probe where the micromachined pyramid tip is extended by the growth of an epitaxial nanowire from the top portion of the tip is disclosed. A metallic particle, such as gold, may terminate the nanowire to realize an apertureless near-field optical microscope probe.

    摘要翻译： 公开了一种扫描探针，其中微加工金字塔尖端通过外延纳米线从尖端的顶部生长而延伸。 诸如金的金属颗粒可以终止纳米线以实现无孔近场光学显微镜探针。

    DIFFERENT THICKNESS OXIDE SILICON NANOWIRE FIELD EFFECT TRANSISTORS
    18.
    发明申请
    DIFFERENT THICKNESS OXIDE SILICON NANOWIRE FIELD EFFECT TRANSISTORS 失效
    不同厚度的氧化硅纳米线场效应晶体管

    公开(公告)号：US20110133280A1

    公开(公告)日：2011-06-09

    申请号：US12631148

    申请日：2009-12-04

    申请人： Sarunya Bangsaruntip ,  Andres Bryant ,  Guy M. Cohen ,  Jeffrey W. Sleight

    发明人： Sarunya Bangsaruntip ,  Andres Bryant ,  Guy M. Cohen ,  Jeffrey W. Sleight

    IPC分类号： H01L29/786 ,  H01L21/336 ,  H01L29/78

    CPC分类号： H01L29/78696 ,  H01L29/42392

    摘要： A method (that produces a structure) patterns at least two wires of semiconductor material such that a first wire of the wires has a larger perimeter than a second wire of the wires. The method performs an oxidation process simultaneously on the wires to form a first gate oxide on the first wire and a second gate oxide on the second wire. The first gate oxide is thicker than the second gate oxide. The method also forms gate conductors over the first gate oxide and the second gate oxide, forms sidewall spacers on the gate conductors, and dopes portions of the first wire and the second wire not covered by the sidewall spacers and the gate conductors to form source and drain regions within the first wire and the second wire.

    摘要翻译： 产生结构的方法（图案）至少形成两条半导体材料线，使得电线的第一线具有比电线的第二线更大的周长。 该方法在导线上同时进行氧化处理，以在第一布线上形成第一栅极氧化物，在第二布线上形成第二栅极氧化物。 第一栅极氧化物比第二栅极氧化物厚。 该方法还在第一栅极氧化物和第二栅极氧化物上形成栅极导体，在栅极导体上形成侧壁间隔物，以及第一导线和第二导线的掺杂部分未被侧壁间隔物和栅极导体覆盖以形成源极和 第一线和第二线内的漏极区。

    SELF-ALIGNED CONTACTS FOR NANOWIRE FIELD EFFECT TRANSISTORS
    19.
    发明申请
    SELF-ALIGNED CONTACTS FOR NANOWIRE FIELD EFFECT TRANSISTORS 有权
    用于纳米效应晶体管的自对准接触

    公开(公告)号：US20110133165A1

    公开(公告)日：2011-06-09

    申请号：US12631213

    申请日：2009-12-04

    申请人： Sarunya Bangsaruntip ,  Guy M. Cohen ,  Shreesh Narasimha ,  Jeffrey W. Sleight

    发明人： Sarunya Bangsaruntip ,  Guy M. Cohen ,  Shreesh Narasimha ,  Jeffrey W. Sleight

    IPC分类号： H01L29/66 ,  H01L21/336

    CPC分类号： H01L29/775 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/823418 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/458 ,  H01L29/66439 ,  H01L29/66772 ,  H01L29/78696

    摘要： A method for forming a nanowire field effect transistor (FET) device includes forming a nanowire over a semiconductor substrate, forming a gate structure around a portion of the nanowire, forming a capping layer on the gate structure; forming a first spacer adjacent to sidewalls of the gate and around portions of nanowire extending from the gate, forming a hardmask layer on the capping layer and the first spacer, removing exposed portions of the nanowire, epitaxially growing a doped semiconductor material on exposed cross sections of the nanowire to form a source region and a drain region, forming a silicide material in the epitaxially grown doped semiconductor material, and forming a conductive material on the source and drain regions.

    摘要翻译： 形成纳米线场效应晶体管（FET）器件的方法包括在半导体衬底上形成纳米线，在纳米线的一部分周围形成栅极结构，在栅极结构上形成覆盖层; 形成邻近所述栅极的侧壁和从所述栅极延伸的纳米线的周围的第一间隔物，在所述覆盖层和所述第一间隔物上形成硬掩模层，去除所述纳米线的暴露部分，在暴露的横截面上外延生长掺杂半导体材料 以形成源极区和漏极区，在外延生长的掺杂半导体材料中形成硅化物材料，并在源极和漏极区上形成导电材料。