公开(公告)号：US20120083077A1

公开(公告)日：2012-04-05

申请号：US13228433

申请日：2011-09-08

申请人： Sang-Ryol Yang ,  Yoo-Chul Kong ,  Jin-Gyun Kim ,  Jae-Jin Shin ,  Jung-Ho Kim ,  Ji-Hoon Choi

发明人： Sang-Ryol Yang ,  Yoo-Chul Kong ,  Jin-Gyun Kim ,  Jae-Jin Shin ,  Jung-Ho Kim ,  Ji-Hoon Choi

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L27/11582 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157

摘要： Methods of forming vertical nonvolatile memory devices may include forming an electrically insulating layer, which includes a composite of a sacrificial layer sandwiched between first and second mold layers. An opening extends through the electrically insulating layer and exposes inner sidewalls of the first and second mold layers and the sacrificial layer. A sidewall of the opening may be lined with an electrically insulating protective layer and a first semiconductor layer may be formed on an inner sidewall of the electrically insulating protective layer within the opening. At least a portion of the sacrificial layer may then be selectively etched from between the first and second mold layers to thereby define a lateral recess therein, which exposes an outer sidewall of the electrically insulating protective layer.

摘要翻译： 形成垂直非易失性存储器件的方法可以包括形成电绝缘层，其包括夹在第一和第二模具层之间的牺牲层的复合材料。 开口延伸穿过电绝缘层并暴露第一和第二模具层和牺牲层的内侧壁。 开口的侧壁可以衬有电绝缘保护层，并且可以在开口内的电绝缘保护层的内侧壁上形成第一半导体层。 然后可以从第一和第二模具层之间选择性地蚀刻牺牲层的至少一部分，从而在其中限定其中暴露电绝缘保护层的外侧壁的横向凹部。

公开(公告)号：US20110303970A1

公开(公告)日：2011-12-15

申请号：US13104377

申请日：2011-05-10

申请人： Jin-Gyun Kim ,  Myoung-Bum Lee

发明人： Jin-Gyun Kim ,  Myoung-Bum Lee

IPC分类号： H01L29/792

CPC分类号： H01L27/11578 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

摘要： A vertical semiconductor device and a method of making a vertical semiconductor device include a first semiconductor pattern formed on a substrate and a first gate structure formed on a sidewall of the first semiconductor pattern. A second semiconductor pattern is formed on the first semiconductor pattern. A plurality of insulating interlayer patterns is formed on sidewalls of the second semiconductor pattern. The insulating interlayer patterns are spaced apart from each other to define grooves between the insulating interlayer patterns. The plurality of second gate structures is disposed in the grooves, respectively.

摘要翻译： 垂直半导体器件和制造垂直半导体器件的方法包括形成在衬底上的第一半导体图案和形成在第一半导体图案的侧壁上的第一栅极结构。 在第一半导体图案上形成第二半导体图案。 在第二半导体图案的侧壁上形成多个绝缘层间图案。 绝缘层间图案彼此间隔开以限定绝缘层间图案之间的凹槽。 多个第二栅极结构分别设置在槽中。

公开(公告)号：US20090042383A1

公开(公告)日：2009-02-12

申请号：US12181166

申请日：2008-07-28

申请人： JIN GYUN KIM ,  Bon-young Koo ,  Ki-hyun Hwang

发明人： JIN GYUN KIM ,  Bon-young Koo ,  Ki-hyun Hwang

IPC分类号： H01L21/4763

CPC分类号： H01L29/4991 ,  C23C16/402 ,  H01L21/02126 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/02362 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/31629 ,  H01L21/31633 ,  H01L21/3185 ,  H01L21/764 ,  H01L21/7682 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/4983

摘要： A method of forming a dielectric layer having an air gap to isolate adjacent wirings or a gate stack of the semiconductor device is provided. A method of fabricating a semiconductor device includes providing a semiconductor substrate on which a plurality of wirings are formed adjacent to one another and forming a dielectric layer filling an upper portion of a space between the adjacent wirings to form air gaps by a thermal chemical vapor deposition method.

摘要翻译： 提供一种形成具有气隙以隔离相邻配线或半导体器件的栅极叠层的电介质层的方法。 一种制造半导体器件的方法包括提供半导体衬底，多个布线彼此相邻地形成有多个布线，并形成填充相邻布线之间的空间的上部的介电层，以通过热化学气相沉积形成空隙 方法。

公开(公告)号：US20070042548A1

公开(公告)日：2007-02-22

申请号：US11496177

申请日：2006-07-31

申请人： Jin-Tae Noh ,  Ki-Hyun Hwang ,  Jae-Young Ahn ,  Jin-Gyun Kim ,  Sang-Ryol Yang

发明人： Jin-Tae Noh ,  Ki-Hyun Hwang ,  Jae-Young Ahn ,  Jin-Gyun Kim ,  Sang-Ryol Yang

IPC分类号： H01L21/336 ,  H01L21/3205

CPC分类号： H01L29/157 ,  H01L27/115 ,  H01L27/11521

摘要： A method of forming a silicon layer on a substrate includes providing a silicon source gas to form an amorphous silicon layer on a substrate and providing a dopant source gas to adsorb dopants onto the amorphous silicon layer to form a dopant layer on a surface of the amorphous silicon layer. Related floating gates are also disclosed.

摘要翻译： 在衬底上形成硅层的方法包括提供硅源气体以在衬底上形成非晶硅层，并提供掺杂剂源气体以将掺杂剂吸附到非晶硅层上以在无定形的表面上形成掺杂剂层 硅层。 相关浮动门也被披露。

公开(公告)号：US20070023815A1

公开(公告)日：2007-02-01

申请号：US11493605

申请日：2006-07-27

申请人： Dong-Yean Oh ,  Jeong-Hyuk Choi ,  Jai-Hyuk Song ,  Jong-Kwang Lim ,  Jae-Young Ahn ,  Ki-Hyun Hwang ,  Jin-Gyun Kim ,  Hong-Suk Kim

发明人： Dong-Yean Oh ,  Jeong-Hyuk Choi ,  Jai-Hyuk Song ,  Jong-Kwang Lim ,  Jae-Young Ahn ,  Ki-Hyun Hwang ,  Jin-Gyun Kim ,  Hong-Suk Kim

IPC分类号： H01L29/76

CPC分类号： H01L29/7881 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42336

摘要： A non-volatile memory device comprises a floating gate formed across an active region of a semiconductor substrate, and a control gate electrode formed over the floating gate. An insulation pattern is formed between the floating gate and the active region such that the insulation pattern makes contact with a bottom edge and a sidewall of the floating gate.

摘要翻译： 非易失性存储器件包括横跨半导体衬底的有源区域形成的浮置栅极和形成在浮置栅极上的控制栅电极。 在浮动栅极和有源区域之间形成绝缘图案，使得绝缘图案与浮动栅极的底部边缘和侧壁接触。

公开(公告)号：US09368508B2

公开(公告)日：2016-06-14

申请号：US14593077

申请日：2015-01-09

申请人： Jung Geun Jee ,  Dong Kyum Kim ,  Jin Gyun Kim ,  Ki Hyun Hwang

发明人： Jung Geun Jee ,  Dong Kyum Kim ,  Jin Gyun Kim ,  Ki Hyun Hwang

IPC分类号： H01L27/115 ,  H01L29/16 ,  H01L29/788 ,  H01L29/792

CPC分类号： H01L27/11573 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L29/16 ,  H01L29/788 ,  H01L29/792

摘要： There is provided a peripheral circuit region including a plurality of circuit elements disposed on a first substrate; and a cell region including at least one channel region extending from an upper surface of a second substrate disposed on the first substrate in a direction perpendicular to the upper surface of the second substrate, and a plurality of gate electrode layers and a plurality of insulating layers stacked on the second substrate to be adjacent to the at least one channel region, wherein at least a portion of the first substrate contacts the second substrate, and the first substrate and the second substrate provide a single substrate.

摘要翻译： 提供了包括设置在第一基板上的多个电路元件的外围电路区域; 以及单元区域，包括至少一个沟道区域，所述沟道区域从垂直于所述第二衬底的上表面的方向从设置在所述第一衬底上的第二衬底的上表面延伸，以及多个栅电极层和多个绝缘层 堆叠在所述第二衬底上以邻近所述至少一个沟道区域，其中所述第一衬底的至少一部分接触所述第二衬底，并且所述第一衬底和所述第二衬底提供单个衬底。

公开(公告)号：US09111897B2

公开(公告)日：2015-08-18

申请号：US13716859

申请日：2012-12-17

申请人： Jung-Geun Jee ,  Jin-Gyun Kim ,  Ji-Hoon Choi ,  Ki-Hyun Hwang

发明人： Jung-Geun Jee ,  Jin-Gyun Kim ,  Ji-Hoon Choi ,  Ki-Hyun Hwang

IPC分类号： H01L21/336 ,  H01L21/36 ,  H01L29/66 ,  H01L21/02 ,  H01L27/108 ,  H01L27/115 ,  H01L21/285 ,  H01L21/768 ,  C23C16/24

CPC分类号： H01L21/36 ,  C23C16/24 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02494 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02595 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/28525 ,  H01L21/28556 ,  H01L21/76876 ,  H01L21/76877 ,  H01L27/10888 ,  H01L27/11582 ,  H01L29/66666

摘要： A method of forming a polysilicon layer includes providing a silicon precursor onto an object loaded in a process chamber to form a seed layer. The silicon precursor includes a nitrogen containing silicon precursor and a chlorine containing silicon precursor. The method further includes providing a silicon source on the seed layer.

摘要翻译： 形成多晶硅层的方法包括将硅前体提供到加载在处理室中的物体上以形成种子层。 硅前体包括含氮的硅前体和含氯的硅前体。 该方法还包括在种子层上提供硅源。

公开(公告)号：US20120153291A1

公开(公告)日：2012-06-21

申请号：US13298728

申请日：2011-11-17

申请人： Jin-Gyun KIM ,  Ki-Hyun HWANG ,  Sung-Hae LEE ,  Ji-Hoon CHOI

发明人： Jin-Gyun KIM ,  Ki-Hyun HWANG ,  Sung-Hae LEE ,  Ji-Hoon CHOI

IPC分类号： H01L29/792 ,  H01L29/04

CPC分类号： H01L29/7926 ,  H01L27/11582 ,  H01L29/1041 ,  H01L29/167 ,  H01L29/7923

摘要： A vertical memory device may include a substrate, a first selection line on the substrate, a plurality of word lines on the first selection line, a second selection line on the plurality of word lines, and a semiconductor channel. The first selection line may be between the plurality of word lines and the substrate, and the plurality of word lines may be between the first and second selection lines. Moreover, the first and second selection lines and the plurality of word lines may be spaced apart in a direction perpendicular with respect to a surface of the substrate. The semiconductor channel may extend away from the surface of the substrate adjacent sidewalls of the first and second selection lines and the plurality of word lines. In addition, portions of the semiconductor channel adjacent the second selection line may be doped with indium and/or gallium. Related methods are also discussed.

摘要翻译： 垂直存储器件可以包括衬底，衬底上的第一选择线，第一选择线上的多个字线，多个字线上的第二选择线，以及半导体沟道。 第一选择线可以在多个字线和衬底之间，并且多个字线可以在第一和第二选择线之间。 此外，第一选择线和第二选择线和多个字线可以在与衬底的表面垂直的方向上间隔开。 半导体通道可以延伸离开衬底的与第一和第二选择线和多个字线的侧壁相邻的表面。 此外，与第二选择线相邻的半导体通道的部分可以掺杂铟和/或镓。 还讨论了相关方法。

公开(公告)号：US20120115293A1

公开(公告)日：2012-05-10

申请号：US13287509

申请日：2011-11-02

申请人： Jin-Tae NOH ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Jin-Gyun Kim ,  Sang-Ryol Yang

发明人： Jin-Tae NOH ,  Hun-Hyeong Lim ,  Ki-Hyun Hwang ,  Jin-Gyun Kim ,  Sang-Ryol Yang

IPC分类号： H01L21/336 ,  H01L21/8234 ,  B82Y40/00

CPC分类号： H01L27/1157 ,  H01L27/10855 ,  H01L27/11582

摘要： In a method of manufacturing a semiconductor device, a plurality of sacrificial layers and a plurality of insulating interlayers are repeatedly and alternately on a substrate. The insulating interlayers include a different material from a material of the sacrificial layers. At least one opening through the insulating interlayers and the sacrificial layers are formed. The at least one opening exposes the substrate. The seed layer is formed on an inner wall of the at least one opening using a first silicon source gas. A polysilicon channel is formed in the at least one opening by growing the seed layer. The sacrificial layers are removed to form a plurality of grooves between the insulating interlayers. A plurality of gate structures is formed in the grooves, respectively.

摘要翻译： 在制造半导体器件的方法中，多个牺牲层和多个绝缘中间层在衬底上重复交替。 绝缘夹层包括与牺牲层的材料不同的材料。 通过绝缘夹层和牺牲层形成至少一个开口。 至少一个开口露出基板。 种子层使用第一硅源气体形成在至少一个开口的内壁上。 通过种植种子层在至少一个开口中形成多晶硅沟道。 去除牺牲层以在绝缘夹层之间形成多个凹槽。 在槽中分别形成有多个栅极结构。

公开(公告)号：US07622383B2

公开(公告)日：2009-11-24

申请号：US11421111

申请日：2006-05-31

申请人： Jin-Gyun Kim ,  Ki-Hyun Hwang ,  Jin-Tae Noh ,  Hong-Suk Kim ,  Sung-Hae Lee

发明人： Jin-Gyun Kim ,  Ki-Hyun Hwang ,  Jin-Tae Noh ,  Hong-Suk Kim ,  Sung-Hae Lee

IPC分类号： H01L21/44

CPC分类号： H01L27/11521 ,  C23C16/24 ,  C23C16/45527 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/28273 ,  H01L21/28525 ,  H01L27/115 ,  H01L29/66825

摘要： A method of forming a conductive polysilicon thin film and a method of manufacturing a semiconductor device using the same are provided. The method of forming a conductive polysilicon thin film may comprise simultaneously supplying a Si precursor having halogen elements as a first reactant and a dopant to a substrate to form a first reactant adsorption layer that is doped with impurities on the substrate and then supplying a second reactant having H (hydrogen) to the first reactant adsorption layer to react the H of the second reactant with the halogen elements of the first reactant to form a doped Si atomic layer on the substrate.

摘要翻译： 提供一种形成导电多晶硅薄膜的方法和使用其制造半导体器件的方法。 形成导电多晶硅薄膜的方法可以包括同时向衬底提供具有卤素元素的Si前体作为第一反应物和掺杂剂以形成在衬底上掺杂杂质的第一反应物吸附层，然后提供第二反应物 对第一反应物吸附层具有H（氢）以使第二反应物的H与第一反应物的卤素元素反应，以在衬底上形成掺杂的Si原子层。