利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

103 条记录 (耗时 0.027 秒)

    Instruction and Logic to Control Transfer in a Partial Binary Translation System
    21.
    发明申请
    Instruction and Logic to Control Transfer in a Partial Binary Translation System 有权
    控制部分二进制翻译系统传输的指令和逻辑

    公开(公告)号：US20130305019A1

    公开(公告)日：2013-11-14

    申请号：US13996352

    申请日：2011-09-30

    申请人： Paul Caprioli ,  Martin G. Dixon ,  Brett L. Toll ,  Muawya M. Al-Otoom ,  Omar M. Shaikh

    发明人： Paul Caprioli ,  Martin G. Dixon ,  Brett L. Toll ,  Muawya M. Al-Otoom ,  Omar M. Shaikh

    IPC分类号： G06F9/30

    CPC分类号： G06F9/30043 ,  G06F9/3017 ,  G06F9/30174 ,  G06F9/30189 ,  G06F9/3808 ,  G06F9/3877 ,  G06F9/3887

    摘要： A dynamic optimization of code for a processor-specific dynamic binary translation of hot code pages (e.g., frequently executed code pages) may be provided by a run-time translation layer. A method may be provided to use an instruction look-aside buffer (iTLB) to map original code pages and translated code pages. The method may comprise fetching an instruction from an original code page, determining whether the fetched instruction is a first instruction of a new code page and whether the original code page is deprecated. If both determinations return yes, the method may further comprise fetching a next instruction from a translated code page. If either determinations returns no, the method may further comprise decoding the instruction and fetching the next instruction from the original code page.

    摘要翻译： 可以由运行时转换层提供用于热代码页（例如，经常执行的代码页）的处理器特定的动态二进制转换的代码的动态优化。 可以提供一种方法来使用指令后备缓冲器（iTLB）来映射原始代码页和转换的代码页。 该方法可以包括从原始代码页获取指令，确定所提取的指令是否是新代码页的第一指令以及原始代码页是否已被弃用。 如果两个确定返回是，该方法还可以包括从转换的代码页获取下一个指令。 如果任一确定返回否，则该方法还可以包括解码指令并从原始代码页获取下一条指令。

    SIMD integer multiply-accumulate instruction for multi-precision arithmetic
    28.
    发明授权
    SIMD integer multiply-accumulate instruction for multi-precision arithmetic 有权
    用于多精度算术的SIMD整数乘法累加指令

    公开(公告)号：US09235414B2

    公开(公告)日：2016-01-12

    申请号：US13992728

    申请日：2011-12-19

    申请人： Vinodh Gopal ,  Gilbert M. Wolrich ,  Erdinc Ozturk ,  James D. Guilford ,  Kirk S. Yap ,  Sean M. Gulley ,  Wajdi K. Feghali ,  Martin G. Dixon

    发明人： Vinodh Gopal ,  Gilbert M. Wolrich ,  Erdinc Ozturk ,  James D. Guilford ,  Kirk S. Yap ,  Sean M. Gulley ,  Wajdi K. Feghali ,  Martin G. Dixon

    IPC分类号： G06F7/52 ,  G06F9/30 ,  G06F9/38

    CPC分类号： G06F9/3001 ,  G06F9/30036 ,  G06F9/30101 ,  G06F9/3893

    摘要： A multiply-and-accumulate (MAC) instruction allows efficient execution of unsigned integer multiplications. The MAC instruction indicates a first vector register as a first operand, a second vector register as a second operand, and a third vector register as a destination. The first vector register stores a first factor, and the second vector register stores a partial sum. The MAC instruction is executed to multiply the first factor with an implicit second factor to generate a product, and to add the partial sum to the product to generate a result. The first factor, the implicit second factor and the partial sum have a same data width and the product has twice the data width. The most significant half of the result is stored in the third vector register, and the least significant half of the result is stored in the second vector register.

    摘要翻译： 乘法和累加（MAC）指令允许有效执行无符号整数乘法。 MAC指令表示作为第一操作数的第一向量寄存器，作为第二操作数的第二向量寄存器和作为目的地的第三向量寄存器。 第一向量寄存器存储第一因子，第二向量寄存器存储部分和。 执行MAC指令以将第一因子与隐含的第二因子相乘以生成乘积，并将部分和添加到乘积以生成结果。 第一个因素，隐含的第二个因子和部分和具有相同的数据宽度，产品的数据宽度是两倍。 结果的最大一半存储在第三向量寄存器中，结果的最低有效半存储在第二向量寄存器中。

    Bit range isolation instructions, methods, and apparatus
    29.
    发明授权
    Bit range isolation instructions, methods, and apparatus 有权
    位范围隔离指令，方法和设备

    公开(公告)号：US09003170B2

    公开(公告)日：2015-04-07

    申请号：US12645307

    申请日：2009-12-22

    申请人： Maxim Loktyukhin ,  Eric W. Mahurin ,  Bret L. Toll ,  Martin G. Dixon ,  Sean P. Mirkes ,  David L. Kreitzer ,  El Moustapha Ould-Ahmed-Vall ,  Vinodh Gopal

    发明人： Maxim Loktyukhin ,  Eric W. Mahurin ,  Bret L. Toll ,  Martin G. Dixon ,  Sean P. Mirkes ,  David L. Kreitzer ,  El Moustapha Ould-Ahmed-Vall ,  Vinodh Gopal

    IPC分类号： G06F7/38 ,  G06F9/00 ,  G06F9/44 ,  G06F15/00 ,  G06F9/30

    CPC分类号： G06F9/30145 ,  G06F9/30018 ,  G06F9/30029 ,  G06F9/30094 ,  G06F9/3802

    摘要： Receiving an instruction indicating a source operand and a destination operand. Storing a result in the destination operand in response to the instruction. The result operand may have: (1) first range of bits having a first end explicitly specified by the instruction in which each bit is identical in value to a bit of the source operand in a corresponding position; and (2) second range of bits that all have a same value regardless of values of bits of the source operand in corresponding positions. Execution of instruction may complete without moving the first range of the result relative to the bits of identical value in the corresponding positions of the source operand, regardless of the location of the first range of bits in the result. Execution units to execute such instructions, computer systems having processors to execute such instructions, and machine-readable medium storing such an instruction are also disclosed.

    摘要翻译： 接收指示源操作数和目标操作数的指令。 将结果存储在目标操作数中以响应指令。 结果操作数可以具有：（1）具有第一端的第一范围，其中每个位在相应位置中的每个位与源操作数的位相同的指令明确地指定; 和（2）与相应位置中的源操作数的位的值无关的所有位都具有相同值的第二范围。 不管移动第一范围的结果相对于源操作数的相应位置中相同值的位，执行指令都可以完成，而不考虑结果中第一个位的位置。 还公开了执行这些指令的执行单元，具有执行这种指令的处理器的计算机系统以及存储这种指令的机器可读介质。