公开(公告)号：US08841643B2

公开(公告)日：2014-09-23

申请号：US13241506

申请日：2011-09-23

申请人： Gyu-Hwan Oh ,  Shin-Jae Kang ,  Sug-Woo Jung ,  Dong-Hyun Im ,  Chan-Mi Lee

发明人： Gyu-Hwan Oh ,  Shin-Jae Kang ,  Sug-Woo Jung ,  Dong-Hyun Im ,  Chan-Mi Lee

IPC分类号： H01L45/00 ,  H01L27/24 ,  H01L27/22

CPC分类号： H01L45/06 ,  H01L27/224 ,  H01L27/2409 ,  H01L27/2472 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/141 ,  H01L45/143 ,  H01L45/144 ,  H01L45/146

摘要： A semiconductor device includes a switching device disposed on a substrate. A buffer electrode pattern is disposed on the switching device. The buffer electrode pattern includes a first region having a first vertical thickness, and a second region having a second vertical thickness smaller than the first vertical thickness. A lower electrode pattern is disposed on the first region of the buffer electrode pattern. A trim insulating pattern is disposed on the second region of the buffer electrode pattern. A variable resistive pattern is disposed on the lower electrode pattern.

摘要翻译： 半导体器件包括设置在基板上的开关器件。 缓冲电极图案设置在开关装置上。 缓冲电极图案包括具有第一垂直厚度的第一区域和具有小于第一垂直厚度的第二垂直厚度的第二区域。 下部电极图案设置在缓冲电极图案的第一区域上。 修整绝缘图案设置在缓冲电极图案的第二区域上。 可变电阻图案设置在下电极图案上。

公开(公告)号：US20130336046A1

公开(公告)日：2013-12-19

申请号：US13791970

申请日：2013-03-09

申请人： Gyu-Hwan Oh

发明人： Gyu-Hwan Oh

IPC分类号： H01L45/00 ,  G11C11/56

CPC分类号： H01L45/1233 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0069 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/06 ,  H01L45/126 ,  H01L45/1273 ,  H01L45/141 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1683

摘要： A non-volatile memory device including multi-level cells is provided. The device includes first and second conductive patterns. Additionally, the device includes an electrode structure and a data storage pattern between the first and second conductive patterns. The data storage pattern may include a phase change material and a first vertical thickness of a first portion of the data storage pattern may be less than a second vertical thickness of a second portion of the data storage pattern. The electrode structure may include first and second electrodes and a vertical thickness of the first electrode may be greater than that of the second electrode.

摘要翻译： 提供了包括多级单元的非易失性存储器件。 该装置包括第一和第二导电图案。 另外，该装置包括在第一和第二导电图案之间的电极结构和数据存储图案。 数据存储图案可以包括相变材料，并且数据存储图案的第一部分的第一垂直厚度可以小于数据存储图案的第二部分的第二垂直厚度。 电极结构可以包括第一和第二电极，并且第一电极的垂直厚度可以大于第二电极的垂直厚度。

公开(公告)号：US08513136B2

公开(公告)日：2013-08-20

申请号：US13484999

申请日：2012-05-31

申请人： Doo-hwan Park ,  Gyu-hwan Oh ,  Dong-whee Kwon ,  Kyung-min Chung

发明人： Doo-hwan Park ,  Gyu-hwan Oh ,  Dong-whee Kwon ,  Kyung-min Chung

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L45/06 ,  H01L27/2409 ,  H01L45/1233 ,  H01L45/124 ,  H01L45/126 ,  H01L45/1273 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1683

摘要： Memory devices and methods of forming memory devices including forming a plurality of preliminary electrodes, each of the plurality of preliminary electrodes including a protruding region, protruding from a first mold insulating layer, forming a second mold insulating layer on the first mold insulating layer, removing at least a portion of the plurality of preliminary electrodes to form a plurality of openings in the second mold insulating layer and a plurality of lower electrodes, and forming a plurality of memory elements in the plurality of openings. Memory devices and methods of forming memory devices including forming one or more insulating layers on sidewalls of all or part of a plurality of lower electrodes and/or a plurality of memory elements.

摘要翻译： 存储器件和形成存储器件的方法包括形成多个预备电极，所述多个初步电极中的每一个包括从第一模绝缘层突出的突出区域，在第一模绝缘层上形成第二模绝缘层，去除 所述多个初步电极的至少一部分在所述第二模具绝缘层中形成多个开口，以及多个下部电极，并且在所述多个开口中形成多个存储元件。 存储器件和形成存储器件的方法包括在多个下部电极和/或多个存储器元件的全部或部分的侧壁上形成一个或多个绝缘层。

公开(公告)号：US20130126510A1

公开(公告)日：2013-05-23

申请号：US13547663

申请日：2012-07-12

申请人： Gyu-Hwan OH ,  Doo-Hwan Park ,  Young-Kuk Kim

发明人： Gyu-Hwan OH ,  Doo-Hwan Park ,  Young-Kuk Kim

IPC分类号： H05B3/00

CPC分类号： H01L45/1233 ,  H01L27/0296 ,  H01L27/1021 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/1246 ,  H01L45/126 ,  H01L45/144 ,  H01L45/145 ,  H01L45/1683 ,  H05B3/141

摘要： A non-volatile memory device includes a data storage structure coupled between first and second conductive lines of the memory device. The data storage structure includes a conductive lower heater element, a data storage pattern, and a conductive upper heater element sequentially stacked. At least one sidewall surface of the data storage pattern is coplanar with a sidewall surface of the upper heater element thereabove and a sidewall surface of the lower heater element therebelow. Related fabrication methods are also discussed.

摘要翻译： 非易失性存储器件包括耦合在存储器件的第一和第二导线之间的数据存储结构。 数据存储结构包括依次堆叠的导电下加热器元件，数据存储模式和导电上加热器元件。 数据存储图案的至少一个侧壁表面与上述上加热器元件的侧壁表面和下加热器元件的侧壁表面共面。 还讨论了相关的制造方法。

公开(公告)号：US20130109148A1

公开(公告)日：2013-05-02

申请号：US13591824

申请日：2012-08-22

申请人： Gyu-Hwan OH ,  Seung-Pil KO ,  Byeung-Chul KIM ,  Youn-Seon KANG ,  Jae-Joo SHIM ,  Dong-Hyun IM ,  Doo-Hwan PARK ,  Ki-Seok SUH

发明人： Gyu-Hwan OH ,  Seung-Pil KO ,  Byeung-Chul KIM ,  Youn-Seon KANG ,  Jae-Joo SHIM ,  Dong-Hyun IM ,  Doo-Hwan PARK ,  Ki-Seok SUH

IPC分类号： H01L21/311 ,  H01L21/02

CPC分类号： H01L29/7926 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/1021 ,  H01L27/10817 ,  H01L27/10855 ,  H01L27/10888 ,  H01L27/11582 ,  H01L27/2409 ,  H01L27/2436 ,  H01L27/2481 ,  H01L29/66833 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/16 ,  H01L45/1625

摘要： In a method of forming a pattern, a first mask layer and a first sacrificial layer may be sequentially formed on an object layer. The first sacrificial layer may be partially etched to form a first sacrificial layer pattern. A second sacrificial layer pattern may be formed on the first mask layer. The second sacrificial layer pattern may enclose a sidewall of the first sacrificial layer pattern. The first sacrificial layer pattern may then be removed. The first mask layer may be partially etched using the second sacrificial layer pattern as an etching mask to form a first mask layer pattern. The object layer may be partially etched using the first mask layer pattern as an etching mask.

摘要翻译： 在形成图案的方法中，第一掩模层和第一牺牲层可以顺序地形成在物体层上。 可以部分蚀刻第一牺牲层以形成第一牺牲层图案。 可以在第一掩模层上形成第二牺牲层图案。 第二牺牲层图案可以包围第一牺牲层图案的侧壁。 然后可以去除第一牺牲层图案。 可以使用第二牺牲层图案作为蚀刻掩模来部分蚀刻第一掩模层，以形成第一掩模层图案。 可以使用第一掩模层图案作为蚀刻掩模来部分蚀刻对象层。

公开(公告)号：US20120305522A1

公开(公告)日：2012-12-06

申请号：US13484999

申请日：2012-05-31

申请人： Doo-hwan Park ,  Gyu-hwan Oh ,  Dong-whee Kwon ,  Kyung-min Chung

发明人： Doo-hwan Park ,  Gyu-hwan Oh ,  Dong-whee Kwon ,  Kyung-min Chung

IPC分类号： B05D5/12

CPC分类号： H01L45/06 ,  H01L27/2409 ,  H01L45/1233 ,  H01L45/124 ,  H01L45/126 ,  H01L45/1273 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1683

摘要： Memory devices and methods of forming memory devices including forming a plurality of preliminary electrodes, each of the plurality of preliminary electrodes including a protruding region, protruding from a first mold insulating layer, forming a second mold insulating layer on the first mold insulating layer, removing at least a portion of the plurality of preliminary electrodes to form a plurality of openings in the second mold insulating layer and a plurality of lower electrodes, and forming a plurality of memory elements in the plurality of openings. Memory devices and methods of forming memory devices including forming one or more insulating layers on sidewalls of all or part of a plurality of lower electrodes and/or a plurality of memory elements.

摘要翻译： 存储器件和形成存储器件的方法包括形成多个预备电极，所述多个初步电极中的每一个包括从第一模绝缘层突出的突出区域，在第一模绝缘层上形成第二模绝缘层，去除 所述多个初步电极的至少一部分在所述第二模具绝缘层中形成多个开口，以及多个下部电极，并且在所述多个开口中形成多个存储元件。 存储器件和形成存储器件的方法包括在多个下部电极和/或多个存储器元件的全部或部分的侧壁上形成一个或多个绝缘层。

公开(公告)号：US08133758B2

公开(公告)日：2012-03-13

申请号：US12623513

申请日：2009-11-23

申请人： Gyu-Hwan Oh ,  Young-Lim Park ,  Soon-Oh Park ,  Jin-Il Lee ,  Chang-Su Kim

发明人： Gyu-Hwan Oh ,  Young-Lim Park ,  Soon-Oh Park ,  Jin-Il Lee ,  Chang-Su Kim

IPC分类号： H01L21/00

CPC分类号： H01L45/124 ,  C23C16/32 ,  C23C16/45523 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/126 ,  H01L45/144 ,  H01L45/148 ,  H01L45/16 ,  H01L45/1666

摘要： Provided is a method of fabricating a phase-change memory device. The phase-change memory device includes a memory cell having a switching device and a phase change pattern. The method includes; forming a TiC layer on a contact electrically connecting the switching device using a plasma enhanced cyclic chemical vapor deposition (PE-cyclic CVD) process, patterning the TiC layer to form a lower electrode on the contact, and forming the phase-change pattern on the lower electrode.

摘要翻译： 提供一种制造相变存储器件的方法。 相变存储器件包括具有开关器件和相变模式的存储器单元。 该方法包括： 在使用等离子体增强循环化学气相沉积（PE循环CVD）工艺电连接开关装置的触点上形成TiC层，图案化TiC层以在触点上形成下电极，并在 下电极。

公开(公告)号：US20110193048A1

公开(公告)日：2011-08-11

申请号：US13087189

申请日：2011-04-14

申请人： Gyu-Hwan Oh ,  Sug-Woo Jung ,  Dong-Hyun Im

发明人： Gyu-Hwan Oh ,  Sug-Woo Jung ,  Dong-Hyun Im

IPC分类号： H01L45/00

CPC分类号： H01L27/2409 ,  G11C13/0004 ,  G11C13/0007 ,  G11C2213/72 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144 ,  H01L45/16 ,  H01L45/1683

摘要： Provided is a non-volatile memory device including a bottom electrode disposed on a substrate and having a lower part and an upper part. A conductive spacer is disposed on a sidewall of the lower part of the bottom electrode. A nitride spacer is disposed on a top surface of the conductive spacer and a sidewall of the upper part of the bottom electrode. A resistance changeable element is disposed on the upper part of the bottom electrode and the nitride spacer. The upper part of the bottom electrode contains nitrogen (N).

摘要翻译： 提供了一种非易失性存储器件，其包括设置在衬底上并具有下部和上部的底部电极。 导电间隔件设置在底部电极的下部的侧壁上。 氮化物间隔物设置在导电间隔物的顶表面和底电极的上部的侧壁上。 电阻可变元件设置在底部电极和氮化物间隔物的上部。 底部电极的上部含有氮（N）。

公开(公告)号：US20090008623A1

公开(公告)日：2009-01-08

申请号：US12216004

申请日：2008-06-27

申请人： Hyun-Seok Lim ,  In-Sun Park ,  Gyu-Hwan Oh ,  Do-Hyung Kim ,  Shin-Jae Kang

发明人： Hyun-Seok Lim ,  In-Sun Park ,  Gyu-Hwan Oh ,  Do-Hyung Kim ,  Shin-Jae Kang

IPC分类号： H01L47/00 ,  H01L21/311

CPC分类号： H01L21/28518 ,  G11C13/0004 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1675

摘要： Methods of fabricating a nonvolatile memory device using a resistance material and a nonvolatile memory device are provided. According to example embodiments, a method of fabricating a nonvolatile memory device may include forming at least one semiconductor pattern on a substrate, forming a metal layer on the at least one semiconductor pattern, forming a mixed-phase metal silicide layer, in which at least two phases coexist, by performing at least one heat treatment on the substrate so that the at least one semiconductor pattern may react with the metal layer, and exposing the substrate to an etching gas.

摘要翻译： 提供使用电阻材料制造非易失性存储器件和非易失性存储器件的方法。 根据示例性实施例，制造非易失性存储器件的方法可以包括在衬底上形成至少一个半导体图案，在至少一个半导体图案上形成金属层，形成混合相金属硅化物层，其中至少 两相共存，通过在基板上进行至少一次热处理，使得至少一个半导体图案可与金属层反应，并使基板暴露于蚀刻气体。

公开(公告)号：US20080230373A1

公开(公告)日：2008-09-25

申请号：US12051043

申请日：2008-03-19

申请人： Do-Hyung Kim ,  Shin-Jae Kang ,  In-Sun Park ,  Hyun-Seok Lim ,  Gyu-Hwan Oh

发明人： Do-Hyung Kim ,  Shin-Jae Kang ,  In-Sun Park ,  Hyun-Seok Lim ,  Gyu-Hwan Oh

IPC分类号： C23C14/34

CPC分类号： C23C14/3414 ,  C23C14/0623 ,  G11B7/2433 ,  G11B7/252 ,  G11B2007/24312 ,  G11B2007/24314 ,  G11B2007/24316 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/1675

摘要： The present invention provides methods of forming a phase-change material layer including providing a substrate and a chalcogenide target including germanium (Ge), antimony (Sb) and tellurium (Te) at a temperature wherein tellurium is volatilized and antimony is not volatilized, and performing a sputtering process to form the phase-change material layer including a chalcogenide material on the substrate. Methods of manufacturing a phase-change memory device using the same are also provided.

摘要翻译： 本发明提供了形成相变材料层的方法，包括在碲被挥发并且锑不挥发的温度下提供包括锗（Ge），锑（Sb）和碲（Te）的基板和硫族化物靶，以及 进行溅射工艺以在衬底上形成包括硫族化物材料的相变材料层。 还提供了制造使用其的相变存储器件的方法。