公开(公告)号：US08969196B2

公开(公告)日：2015-03-03

申请号：US13616910

申请日：2012-09-14

申请人： Jin-Ho Park ,  Gil-Heyun Choi ,  Byung-Lyul Park ,  Jong-Myeong Lee ,  Zung-Sun Choi ,  Hye-Kyung Jung

发明人： Jin-Ho Park ,  Gil-Heyun Choi ,  Byung-Lyul Park ,  Jong-Myeong Lee ,  Zung-Sun Choi ,  Hye-Kyung Jung

IPC分类号： H01L21/768 ,  H01L21/4763 ,  H01L21/285 ,  H01L23/532 ,  H01L27/115 ,  H01L27/108

CPC分类号： H01L21/76846 ,  H01L21/28562 ,  H01L21/76856 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53252 ,  H01L27/10855 ,  H01L27/11521 ,  H01L27/11524 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device can include an insulation layer on that is on a substrate on which a plurality of lower conductive structures are formed, where the insulation layer has an opening. A barrier layer is on a sidewall and a bottom of the opening of the insulation layer, where the barrier layer includes a first barrier layer in which a constituent of a first deoxidizing material is richer than a metal material in the first barrier layer and a second barrier layer in which a metal material in the second barrier layer is richer than a constituent of a second deoxidizing material. An interconnection is in the opening of which the sidewall and the bottom are covered with the barrier layer, the interconnection is electrically connected to the lower conductive structure.

摘要翻译： 半导体器件可以包括在其上形成有多个下导电结构的基板上的绝缘层，其中绝缘层具有开口。 阻挡层位于绝缘层的开口的侧壁和底部上，其中阻挡层包括第一阻挡层，第一脱氧材料的成分比第一阻挡层中的金属材料更富，第二阻隔层 阻挡层，其中第二阻挡层中的金属材料比第二脱氧材料的成分更富。 互连在其开口中，侧壁和底部被阻挡层覆盖，互连电连接到下导电结构。

公开(公告)号：US08735265B2

公开(公告)日：2014-05-27

申请号：US13082861

申请日：2011-04-08

申请人： Pil-Kyu Kang ,  Dae-Lok Bae ,  Gil-Heyun Choi ,  Jong-Myeong Lee

发明人： Pil-Kyu Kang ,  Dae-Lok Bae ,  Gil-Heyun Choi ,  Jong-Myeong Lee

IPC分类号： H01L21/20

CPC分类号： H01L21/02381 ,  G02B6/13 ,  H01L21/02488 ,  H01L21/02532 ,  H01L21/02675

摘要： A method of forming a silicon based optical waveguide can include forming a silicon-on-insulator structure including a non-crystalline silicon portion and a single crystalline silicon portion of an active silicon layer in the structure. The non-crystalline silicon portion can be replaced with an amorphous silicon portion and maintaining the single crystalline silicon portion and the amorphous portion can be crystallized using the single crystalline silicon portion as a seed to form a laterally grown single crystalline silicon portion including the amorphous and single crystalline silicon portions.

摘要翻译： 形成硅基光波导的方法可以包括在该结构中形成包括非晶硅部分和活性硅层的单晶硅部分的绝缘体上硅结构。 可以用非晶硅部分替代非晶硅部分，并且使用单晶硅部分作为种子来保持单晶硅部分和非晶部分可以结晶，以形成横向生长的单晶硅部分，其包括非晶态和 单晶硅部分。

公开(公告)号：US08367533B2

公开(公告)日：2013-02-05

申请号：US13152406

申请日：2011-06-03

申请人： Jung-Ho Yun ,  Gil-heyun Choi ,  Jong-Myeong Lee

发明人： Jung-Ho Yun ,  Gil-heyun Choi ,  Jong-Myeong Lee

IPC分类号： H01L21/8238

CPC分类号： H01L21/823814 ,  H01L21/823835

摘要： Provided are a semiconductor device and a method of forming the same. The method includes forming an interlayer dielectric on a semiconductor substrate, forming a contact hole in the interlayer dielectric to expose the semiconductor substrate, forming a metal pattern including a dopant on the exposed semiconductor substrate, and performing a heat treatment process to react the semiconductor substrate with the metal pattern to form a metal silicide pattern. The heat treatment process includes diffuses the dopant into the semiconductor substrate.

摘要翻译： 提供半导体器件及其形成方法。 该方法包括在半导体衬底上形成层间电介质，在层间电介质中形成接触孔以露出半导体衬底，在暴露的半导体衬底上形成包括掺杂剂的金属图案，并进行热处理工艺以使半导体衬底 与金属图案形成金属硅化物图案。 热处理工艺包括将掺杂剂扩散到半导体衬底中。

公开(公告)号：US20100181671A1

公开(公告)日：2010-07-22

申请号：US12688557

申请日：2010-01-15

申请人： Jin-Ho Park ,  Gil-Heyun Choi ,  Byung-Lyul Park ,  Jong-Myeong Lee ,  Zung-Sun Choi ,  Hye-Kyung Jung

发明人： Jin-Ho Park ,  Gil-Heyun Choi ,  Byung-Lyul Park ,  Jong-Myeong Lee ,  Zung-Sun Choi ,  Hye-Kyung Jung

IPC分类号： H01L23/532 ,  H01L23/522 ,  H01L21/768

CPC分类号： H01L21/76846 ,  H01L21/28562 ,  H01L21/76856 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53252 ,  H01L27/10855 ,  H01L27/11521 ,  H01L27/11524 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device can include an insulation layer on that is on a substrate on which a plurality of lower conductive structures are formed, where the insulation layer has an opening. A barrier layer is on a sidewall and a bottom of the opening of the insulation layer, where the barrier layer includes a first barrier layer in which a constituent of a first deoxidizing material is richer than a metal material in the first barrier layer and a second barrier layer in which a metal material in the second barrier layer is richer than a constituent of a second deoxidizing material. An interconnection is in the opening of which the sidewall and the bottom are covered with the barrier layer, the interconnection is electrically connected to the lower conductive structure.

摘要翻译： 半导体器件可以包括在其上形成有多个下导电结构的基板上的绝缘层，其中绝缘层具有开口。 阻挡层位于绝缘层的开口的侧壁和底部上，其中阻挡层包括第一阻挡层，第一脱氧材料的成分比第一阻挡层中的金属材料更富，第二阻隔层 阻挡层，其中第二阻挡层中的金属材料比第二脱氧材料的成分更富。 互连在其开口中，侧壁和底部被阻挡层覆盖，互连电连接到下导电结构。

公开(公告)号：US20100022086A1

公开(公告)日：2010-01-28

申请号：US12506361

申请日：2009-07-21

申请人： Kyung-In Choi ,  Hyeon-Deok Lee ,  Gil-Heyun Choi ,  Jong-Myeong Lee

发明人： Kyung-In Choi ,  Hyeon-Deok Lee ,  Gil-Heyun Choi ,  Jong-Myeong Lee

IPC分类号： H01L21/768

CPC分类号： H01L21/76814 ,  H01L21/76843 ,  H01L21/76852 ,  H01L21/76856 ,  H01L27/11526 ,  H01L27/11543 ,  H01L27/11546 ,  H01L27/11548

摘要： In a method of manufacturing a metal wiring structure, a first metal wiring and a first barrier layer are formed on a substrate, and the first barrier layer is nitridated. An insulating interlayer is formed on the substrate so as to extend over the first metal wiring and the first barrier layer. Part of the insulating interlayer is removed to form a hole exposing at least part of the first metal wiring and part of the first barrier layer. A nitidation plasma treatment is performed on the exposed portion of the first barrier layer. A second barrier layer is formed along the bottom and sides of the hole. A plug is formed on the second barrier layer to fill the hole.

摘要翻译： 在制造金属布线结构的方法中，在基板上形成第一金属布线和第一阻挡层，并且对第一阻挡层进行氮化。 绝缘中间层形成在基板上，以便延伸越过第一金属布线和第一阻挡层。 去除部分绝缘中间层以形成露出第一金属布线和第一阻挡层的一部分的至少一部分的孔。 对第一阻挡层的暴露部分进行硝化等离子体处理。 沿着孔的底部和侧面形成第二阻挡层。 在第二阻挡层上形成插塞以填充孔。

公开(公告)号：US20070128866A1

公开(公告)日：2007-06-07

申请号：US11671779

申请日：2007-02-06

申请人： Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Myeong Lee ,  Kyung-In Choi

发明人： Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Myeong Lee ,  Kyung-In Choi

IPC分类号： H01L21/44 ,  C23C16/00

CPC分类号： H01L21/76843 ,  H01L21/28562 ,  H01L21/76864

摘要： A method forming a tungsten contact can include forming a contact hole in an interlayer dielectric layer to expose a portion of an underlying silicon based substrate and to form a side wall of the contact hole. A tungsten silicide layer can be formed on at least on the exposed portion of the substrate. A tungsten nitride layer can be conformally formed on a surface of the interlayer dielectric layer, on the tungsten silicide layer and on the side wall. A contact tungsten layer can be formed on the tungsten nitride layer to fill the contact hole. Related apparatus and contacts are also disclosed.

摘要翻译： 形成钨接触的方法可以包括在层间电介质层中形成接触孔以暴露下面的硅基衬底的一部分并形成接触孔的侧壁。 至少在衬底的暴露部分上可以形成硅化钨层。 氮化钨层可以共形地形成在层间电介质层的表面上，硅化钨层和侧壁上。 可以在氮化钨层上形成接触钨层以填充接触孔。 还公开了相关装置和接触。

公开(公告)号：US07189641B2

公开(公告)日：2007-03-13

申请号：US10920482

申请日：2004-08-18

申请人： Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Myeong Lee ,  Kyung-In Choi

发明人： Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Myeong Lee ,  Kyung-In Choi

IPC分类号： H01L21/4763

CPC分类号： H01L21/76843 ,  H01L21/28562 ,  H01L21/76864

摘要： A method forming a tungsten contact can include forming a contact hole in an interlayer dielectric layer to expose a portion of an underlying silicon based substrate and to form a side wall of the contact hole. A tungsten silicide layer can be formed on at least on the exposed portion of the substrate. A tungsten nitride layer can be conformally formed on a surface of the interlayer dielectric layer, on the tungsten silicide layer and on the side wall. A contact tungsten layer can be formed on the tungsten nitride layer to fill the contact hole. Related apparatus and contacts are also disclosed.

摘要翻译： 形成钨接触的方法可以包括在层间电介质层中形成接触孔以暴露下面的硅基衬底的一部分并形成接触孔的侧壁。 至少在衬底的暴露部分上可以形成硅化钨层。 氮化钨层可以共形地形成在层间电介质层的表面上，硅化钨层和侧壁上。 可以在氮化钨层上形成接触钨层以填充接触孔。 还公开了相关装置和接触。

公开(公告)号：US06699790B2

公开(公告)日：2004-03-02

申请号：US10035807

申请日：2002-01-04

申请人： Byung-Hee Kim ,  Jong-Myeong Lee ,  Myoung-Bum Lee ,  Gil-Heyun Choi

发明人： Byung-Hee Kim ,  Jong-Myeong Lee ,  Myoung-Bum Lee ,  Gil-Heyun Choi

IPC分类号： H01L21443

CPC分类号： H01L21/76876 ,  H01L21/76843 ,  H01L21/76879 ,  H01L21/76882

摘要： A semiconductor device fabrication method having a recess region in an insulation layer on a silicon substrate, includes the steps of depositing a barrier metal on an entire surface of the insulation layer, filling the recess region with an oxide layer, removing the barrier metal on an upper side of the insulation layer, removing the oxide layer in the recess region and exposing the barrier metal of the recess region, depositing a CVD-Al layer on the barrier metal, and depositing a PVD-Al layer on the CVD-Al layer and re-flowing the PVD-Al layer. The fabrication method of a semiconductor integrated circuit according to the present invention selectively removes a barrier metal in the outside of the recess region to expose the insulation layer to the air, and deposits the CVD-Al layer and the PVD-Al layer, which results in controlling abnormal growth of the CVD-Al metal.

摘要翻译： 一种在硅衬底上的绝缘层中具有凹陷区域的半导体器件制造方法，包括以下步骤：在绝缘层的整个表面上沉积阻挡金属，用氧化物层填充该凹陷区域， 去除所述凹陷区域中的氧化物层并暴露所述凹陷区域的阻挡金属，在所述阻挡金属上沉积CVD-Al层，以及在所述CVD-Al层上沉积PVD-Al层，以及 重新流动PVD-Al层。 根据本发明的半导体集成电路的制造方法选择性地去除凹陷区域的外部的阻挡金属以将绝缘层暴露于空气，并沉积CVD-Al层和PVD-Al层，这导致 控制CVD-Al金属的异常生长。

公开(公告)号：US08932964B2

公开(公告)日：2015-01-13

申请号：US13444054

申请日：2012-04-11

申请人： Woo-Jin Lee ,  Ji-Soon Park ,  Jong-Myeong Lee ,  Hyun-Bae Lee

发明人： Woo-Jin Lee ,  Ji-Soon Park ,  Jong-Myeong Lee ,  Hyun-Bae Lee

IPC分类号： H01L21/31 ,  H01L21/02 ,  H01L21/28 ,  H01L29/51 ,  H01L29/66 ,  H01L29/788

CPC分类号： H01L21/02164 ,  H01L21/0217 ,  H01L21/022 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0234 ,  H01L21/02359 ,  H01L21/28202 ,  H01L29/513 ,  H01L29/66825 ,  H01L29/7881

摘要： A method of forming a dielectric layer, the method including sequentially forming a first oxide layer, a nitride layer, and a second oxide layer on a substrate by performing a plasma-enhanced atomic layer deposition process, wherein a first nitrogen plasma treatment is performed after forming the first oxide layer.

摘要翻译： 一种形成电介质层的方法，所述方法包括通过执行等离子体增强原子层沉积工艺在衬底上顺序地形成第一氧化物层，氮化物层和第二氧化物层，其中第一氮等离子体处理在 形成第一氧化物层。

公开(公告)号：US08581334B2

公开(公告)日：2013-11-12

申请号：US12910019

申请日：2010-10-22

申请人： Dong-Chan Lim ,  Gil-Heyun Choi ,  Byung-Lyul Park ,  Sang-Hoon Ahn ,  Jong-Myeong Lee

发明人： Dong-Chan Lim ,  Gil-Heyun Choi ,  Byung-Lyul Park ,  Sang-Hoon Ahn ,  Jong-Myeong Lee

IPC分类号： H01L29/66 ,  H01L21/02

CPC分类号： H01L25/50 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/01078 ,  H01L2924/04941 ,  H01L2224/05552

摘要： A via structure may include a first conductive pattern, a buffer pattern, and a second conductive pattern. The first conductive pattern may be on an inner wall of a first substrate and the inner wall may define a via hole passing at least partially through the first substrate. The buffer pattern may be on the first conductive pattern and the buffer pattern may partially fill the via hole. The second conductive pattern may be on a top surface of the buffer pattern in the via hole.

摘要翻译： 通孔结构可以包括第一导电图案，缓冲图案和第二导电图案。 第一导电图案可以在第一基板的内壁上，并且内壁可以限定通过至少部分地穿过第一基板的通孔。 缓冲图案可以在第一导电图案上，并且缓冲图案可以部分地填充通孔。 第二导电图案可以在通孔中的缓冲图案的顶表面上。