公开(公告)号：US09183829B2

公开(公告)日：2015-11-10

申请号：US13725773

申请日：2012-12-21

申请人： Sasikanth Manipatruni ,  Kelin J. Kuhn ,  Debendra Mallik ,  John C. Johnson

发明人： Sasikanth Manipatruni ,  Kelin J. Kuhn ,  Debendra Mallik ,  John C. Johnson

IPC分类号： G10K11/34

CPC分类号： G10K11/346 ,  A41D2400/00 ,  H04R1/403 ,  H04R1/406 ,  H04R2201/023 ,  H04R2201/401 ,  H04R2499/11 ,  H04R2499/15

摘要： A system includes a processor and a phased array, coupled to the processor, having an arrayed waveguide for acoustic waves to enable directional sound communication.

摘要翻译： 系统包括耦合到处理器的处理器和相控阵列，其具有用于声波的阵列波导以实现定向声音通信。

公开(公告)号：US20140285980A1

公开(公告)日：2014-09-25

申请号：US13976068

申请日：2012-04-13

申请人： Annalisa Cappellani ,  Van H. Le ,  Glenn A. Glass ,  Kelin J. Kuhn ,  Stephen M. Cea

发明人： Annalisa Cappellani ,  Van H. Le ,  Glenn A. Glass ,  Kelin J. Kuhn ,  Stephen M. Cea

IPC分类号： H01L29/06 ,  H01L21/02 ,  H05K1/18

CPC分类号： H01L29/66795 ,  H01L21/02233 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02241 ,  H01L21/02255 ,  H01L21/02304 ,  H01L21/02439 ,  H01L21/0245 ,  H01L21/02455 ,  H01L21/02488 ,  H01L21/02532 ,  H01L21/306 ,  H01L21/76 ,  H01L21/7624 ,  H01L21/76283 ,  H01L29/0603 ,  H01L29/0642 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/1054 ,  H01L29/7378 ,  H01L29/785 ,  H01L33/12 ,  H05K1/18

摘要： Techniques are disclosed for converting a strain-inducing semiconductor buffer layer into an electrical insulator at one or more locations of the buffer layer, thereby allowing an above device layer to have a number of benefits, which in some embodiments include those that arise from being grown on a strain-inducing buffer and having a buried electrical insulator layer. For instance, having a buried electrical insulator layer (initially used as a strain-inducing buffer during fabrication of the above active device layer) between the Fin and substrate of a non-planar integrated transistor circuit may simultaneously enable a low-doped Fin with high mobility, desirable device electrostatics and elimination or otherwise reduction of substrate junction leakage. Also, the presence of such an electrical insulator under the source and drain regions may further significantly reduce junction leakage. In some embodiments, substantially the entire buffer layer is converted to an electrical insulator.

摘要翻译： 公开了用于将应变诱导半导体缓冲层转化为缓冲层的一个或多个位置处的电绝缘体的技术，从而允许上述器件层具有许多益处，其在一些实施例中包括由于生长而产生的那些 在应变诱导缓冲器上并具有埋入的电绝缘体层。 例如，在非平面集成晶体管电路的Fin和衬底之间具有埋入的电绝缘体层（最初用作制造上述有源器件层期间的应变诱导缓冲器）可以同时使得具有高的低掺杂Fin 移动性，期望的器件静电，以及消除或以其他方式减少衬底结泄漏。 此外，源极和漏极区域下的这种电绝缘体的存在可以进一步显着减少结漏电。 在一些实施例中，基本上整个缓冲层被转换成电绝缘体。

公开(公告)号：US08766372B2

公开(公告)日：2014-07-01

申请号：US13569150

申请日：2012-08-07

申请人： Kelin J. Kuhn ,  Kaizad Mistry ,  Mark Bohr ,  Chris Auth

发明人： Kelin J. Kuhn ,  Kaizad Mistry ,  Mark Bohr ,  Chris Auth

IPC分类号： H01L21/02

CPC分类号： H01L29/41725 ,  H01L21/76843 ,  H01L21/76856 ,  H01L21/76859 ,  H01L21/76874 ,  H01L23/485 ,  H01L23/5226 ,  H01L29/456 ,  H01L29/66477 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods of fabricating a first contact to a semiconductor device, which fundamentally comprises providing a semiconductor device formed on a substrate. The substrate further includes a conductive surface. A dielectric layer is formed over the substrate and has an opening exposing the conductive surface. The opening extends an entire length of the semiconductor device, partway down the entire length of the device, extending from the device onto adjacent field of the device, or and a combination thereof. A barrier layer is formed within the opening. A copper containing material fills the opening to form a first contact to the semiconductor device.

摘要翻译： 制造半导体器件的第一接触的方法，其基本上包括提供形成在衬底上的半导体器件。 基板还包括导电表面。 介电层形成在衬底上并具有暴露导电表面的开口。 开口延伸半导体器件的整个长度，从设备的整个长度的一部分延伸到器件的相邻的场上，或其组合。 在开口内形成阻挡层。 含铜材料填充开口以形成与半导体器件的第一接触。

公开(公告)号：US20140176182A1

公开(公告)日：2014-06-26

申请号：US13722496

申请日：2012-12-20

申请人： Kelin J Kuhn ,  Christopher J Jezewski ,  Marko Radosavljevic

发明人： Kelin J Kuhn ,  Christopher J Jezewski ,  Marko Radosavljevic

IPC分类号： G11C16/22

CPC分类号： G11C16/22 ,  G06F21/88 ,  G06F2221/2143 ,  G11C8/20

摘要： Described herein are technologies related to self-disabling feature of a integrated circuit device to avoid unauthorized access to stored data information

摘要翻译： 这里描述了与集成电路设备的自停功能相关的技术，以避免未经授权的访问存储的数据信息

公开(公告)号：US08753942B2

公开(公告)日：2014-06-17

申请号：US12958179

申请日：2010-12-01

申请人： Kelin J. Kuhn ,  Seiyon Kim ,  Rafael Rios ,  Stephen M. Cea ,  Martin D. Giles ,  Annalisa Cappellani ,  Titash Rakshit ,  Peter Chang ,  Willy Rachmady

发明人： Kelin J. Kuhn ,  Seiyon Kim ,  Rafael Rios ,  Stephen M. Cea ,  Martin D. Giles ,  Annalisa Cappellani ,  Titash Rakshit ,  Peter Chang ,  Willy Rachmady

IPC分类号： H01L29/775 ,  H01L29/66 ,  H01L21/336 ,  H01L21/762 ,  H01L29/772 ,  B82Y40/00

CPC分类号： H01L29/0673 ,  B82Y10/00 ,  H01L21/76224 ,  H01L27/0922 ,  H01L27/1203 ,  H01L29/0676 ,  H01L29/1033 ,  H01L29/16 ,  H01L29/165 ,  H01L29/41733 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66742 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/78618 ,  H01L29/78654 ,  H01L29/78684 ,  H01L29/78696

摘要： Methods of forming microelectronic structures are described. Embodiments of those methods include forming a nanowire device comprising a substrate comprising source/drain structures adjacent to spacers, and nanowire channel structures disposed between the spacers, wherein the nanowire channel structures are vertically stacked above each other.

摘要翻译： 描述形成微电子结构的方法。 这些方法的实施例包括形成纳米线装置，其包括基板，该基板包括与间隔物相邻的源极/漏极结构，以及设置在间隔物之间​​的纳米线通道结构，其中纳米线通道结构在彼此之上垂直堆叠。

公开(公告)号：US20120161202A1

公开(公告)日：2012-06-28

申请号：US12978248

申请日：2010-12-23

申请人： Annalisa Cappellani ,  Kelin J. Kuhn ,  Rafael Rios ,  Titash Rakshit ,  Sivakumar P. Mudanai

发明人： Annalisa Cappellani ,  Kelin J. Kuhn ,  Rafael Rios ,  Titash Rakshit ,  Sivakumar P. Mudanai

IPC分类号： H01L29/772 ,  H01L21/28 ,  H01L21/336

CPC分类号： H01L29/775 ,  H01L29/0669 ,  H01L29/205 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/785 ,  H01L2029/7857

摘要： A junctionless accumulation-mode (JAM) semiconductive device is isolated from a semiconducive substrate by a reverse-bias band below a prominent feature of a JAM semiconductive body. Processes of making the JAM device include implantation and epitaxy.

摘要翻译： 通过在JAM半导体主体的突出特征之下的反向偏压带将无连接累积模式（JAM）半导体器件从半导体衬底隔离。 制造JAM器件的过程包括植入和外延。

公开(公告)号：US20120138886A1

公开(公告)日：2012-06-07

申请号：US12958179

申请日：2010-12-01

申请人： Kelin J. Kuhn ,  Seiyon Kim ,  Rafael Rios ,  Stephen M. Cea ,  Martin D. Giles ,  Annalisa Cappellani ,  Titash Rakshit ,  Peter Chang ,  Willy Rachmady

发明人： Kelin J. Kuhn ,  Seiyon Kim ,  Rafael Rios ,  Stephen M. Cea ,  Martin D. Giles ,  Annalisa Cappellani ,  Titash Rakshit ,  Peter Chang ,  Willy Rachmady

IPC分类号： H01L29/775 ,  H01L29/66 ,  H01L21/336 ,  H01L21/762 ,  B82Y40/00 ,  H01L29/772

CPC分类号： H01L29/0673 ,  B82Y10/00 ,  H01L21/76224 ,  H01L27/0922 ,  H01L27/1203 ,  H01L29/0676 ,  H01L29/1033 ,  H01L29/16 ,  H01L29/165 ,  H01L29/41733 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66742 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/78618 ,  H01L29/78654 ,  H01L29/78684 ,  H01L29/78696

摘要： Methods of forming microelectronic structures are described. Embodiments of those methods include forming a nanowire device comprising a substrate comprising source/drain structures adjacent to spacers, and nanowire channel structures disposed between the spacers, wherein the nanowire channel structures are vertically stacked above each other.

摘要翻译： 描述形成微电子结构的方法。 这些方法的实施例包括形成纳米线装置，其包括基板，该基板包括与间隔物相邻的源极/漏极结构，以及设置在间隔物之间​​的纳米线通道结构，其中纳米线通道结构在彼此之上垂直堆叠。

公开(公告)号：US20110147848A1

公开(公告)日：2011-06-23

申请号：US12655085

申请日：2009-12-23

申请人： Kelin J. Kuhn ,  Tahir Ghani ,  Justin S. Sandford

发明人： Kelin J. Kuhn ,  Tahir Ghani ,  Justin S. Sandford

IPC分类号： H01L27/088 ,  H01L21/762

CPC分类号： H01L21/76229 ,  H01L21/823431 ,  H01L27/0886

摘要： The present disclosure relates to the field of fabricating microelectronic devices. In at least one embodiment, the present subject matter relates to forming transistor fins of differing heights to obtain a performance improvement for a given type of integrated circuit within the microelectronic device.

摘要翻译： 本公开涉及制造微电子器件的领域。 在至少一个实施例中，本主题涉及形成不同高度的晶体管鳍片，以获得微电子器件内的给定类型的集成电路的性能改进。

公开(公告)号：US07888710B2

公开(公告)日：2011-02-15

申请号：US11874129

申请日：2007-10-17

申请人： Mark Armstrong ,  Gerhard Schrom ,  Sunit Tyagi ,  Paul A. Packan ,  Kelin J. Kuhn ,  Scott Thompson

发明人： Mark Armstrong ,  Gerhard Schrom ,  Sunit Tyagi ,  Paul A. Packan ,  Kelin J. Kuhn ,  Scott Thompson

IPC分类号： H01L27/148

CPC分类号： H01L27/1446 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/0922 ,  H01L29/045 ,  H01L29/7843 ,  H01L29/7846

摘要： Complementary metal oxide semiconductor transistors are formed on a silicon substrate. The substrate has a {100} crystallographic orientation. The transistors are formed on the substrate so that current flows in the channels of the transistors are parallel to the direction. Additionally, longitudinal tensile stress is applied to the channels.

摘要翻译： 互补金属氧化物半导体晶体管形成在硅衬底上。 基板具有{100}晶体取向。 晶体管形成在衬底上，使得电流在晶体管的沟道中流动平行于<100>方向。 此外，纵向拉伸应力施加到通道。

公开(公告)号：US06368931B1

公开(公告)日：2002-04-09

申请号：US09536860

申请日：2000-03-27

申请人： Kelin J. Kuhn ,  Ian R. Post

发明人： Kelin J. Kuhn ,  Ian R. Post

IPC分类号： H01L21331

CPC分类号： H01L21/3144 ,  H01L21/76232

摘要： The present invention relates to a method of forming an isolation trench that comprises forming a recess in a substrate and forming a film upon the sidewall under conditions that cause the film to have a tensile load. The method includes filling the recess with a material that imparts a compressive load upon the film under conditions that oppose the tensile load. The present invention is particularly well suited for shallow isolation trench filling in the 0.13 micron geometry range, and smaller.