公开(公告)号：US20060040413A1

公开(公告)日：2006-02-23

申请号：US10923381

申请日：2004-08-20

申请人： Fengyan Zhang ,  Bruce Ulrich ,  Lisa Stecker ,  Sheng Hsu

发明人： Fengyan Zhang ,  Bruce Ulrich ,  Lisa Stecker ,  Sheng Hsu

IPC分类号： H01L21/00

CPC分类号： H01L21/32139 ,  H01L21/32136 ,  H01L27/1085 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/65

摘要： A method of etching a noble metal top electrode on a ferroelectric layer while preserving the ferroelectric properties of the ferroelectric layer and removing etching residue includes preparing a substrate; depositing a barrier layer on the substrate; depositing a bottom electrode layer on the barrier layer; depositing a ferroelectric layer on the bottom electrode layer; depositing a noble metal top electrode layer on the ferroelectric layer; depositing an adhesion layer on the top electrode layer; depositing a hard mask layer on the adhesion layer; patterning the hard mask; etching the noble metal top electrode layer in an initial etching step at a predetermined RF bias power, which produces etching residue; and over etching the noble metal top electrode layer and ferroelectric layer at an RF bias power lower than that of the predetermined RF bias power to remove etching residue from the initial etching step.

公开(公告)号：US20070049029A1

公开(公告)日：2007-03-01

申请号：US11215519

申请日：2005-08-30

申请人： Bruce Ulrich ,  Lisa Stecker ,  Fengyan Zhang ,  Sheng Hsu

发明人： Bruce Ulrich ,  Lisa Stecker ,  Fengyan Zhang ,  Sheng Hsu

IPC分类号： H01L21/302

CPC分类号： H01L28/55 ,  H01L21/31122

摘要： A method of etching a top electrode/ferroelectric stack using an etch stop layer includes forming a first layer of a first dielectric material on a substrate; forming a bottom electrode in the first layer of a first dielectric material; depositing an etch stop layer on the first layer of the first dielectric material and the bottom electrode, including forming a hole therein; depositing a layer of ferroelectric material and depositing top electrode material on the ferroelectric material to form a top electrode/ferroelectric stack; stack etching the top electrode and ferroelectric material; depositing a layer of a second dielectric material encapsulating the top electrode and ferroelectric material; etching the layer of the second dielectric material to form a sidewall about the top electrode and ferroelectric material; and depositing a second and third layers of the first dielectric material.

摘要翻译： 使用蚀刻停止层蚀刻顶部电极/铁电体堆叠的方法包括在衬底上形成第一电介质材料的第一层; 在第一介电材料的第一层中形成底电极; 在所述第一电介质材料和所述底电极的所述第一层上沉积蚀刻停止层，包括在其中形成孔; 沉积一层铁电材料层并在铁电材料上沉积顶部电极材料以形成顶部电极/铁电堆叠; 堆叠蚀刻顶部电极和铁电材料; 沉积封装上电极和铁电材料的第二电介质材料层; 蚀刻第二介电材料的层以形成围绕顶电极和铁电材料的侧壁; 以及沉积所述第一介电材料的第二和第三层。

公开(公告)号：US20060003489A1

公开(公告)日：2006-01-05

申请号：US10883228

申请日：2004-07-01

申请人： Fengyan Zhang ,  Lisa Stecker ,  Bruce Ulrich ,  Sheng Hsu

发明人： Fengyan Zhang ,  Lisa Stecker ,  Bruce Ulrich ,  Sheng Hsu

IPC分类号： H01L21/06

CPC分类号： H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1675

摘要： A one-mask etching method for use with a PCMO-containing RRAM to reduce stack side-wall residuals, includes preparing a substrate, taken from the group of substrates consisting of silicon, silicon dioxide and polysilicon; depositing a bottom electrode on the substrate; depositing a PCMO layer on the bottom electrode; depositing a top electrode on the PCMO layer; depositing a hard mask on the top electrode; depositing and patterning a photoresist layer on the hard mask; etching the hard mask; etching the top electrode using a first etching process having an etching atmosphere consisting of Ar, O2, and Cl2; etching the PCMO layer using an etching process taken from the group of etching processes consisting of the first etching process and a second etching process having an etching atmosphere consisting of Ar and O2. etching the bottom electrode using the first etching process; and completing the RRAM device.

摘要翻译： 包含含PCMO的RRAM以减少堆叠侧壁残留物的单掩模蚀刻方法包括制备从由硅，二氧化硅和多晶硅组成的一组衬底取得的衬底; 在底物上沉积底部电极; 在底部电极上沉​​积PCMO层; 在PCMO层上沉积顶部电极; 在顶部电极上沉​​积硬掩模; 在硬掩模上沉积和图案化光致抗蚀剂层; 蚀刻硬掩模; 使用具有由Ar，O 2和Cl 2组成的蚀刻气氛的第一蚀刻工艺蚀刻顶部电极; 使用从由第一蚀刻工艺和由Ar和O 2组成的蚀刻气氛的第二蚀刻工艺组成的蚀刻工艺组中的蚀刻工艺来蚀刻PCMO层。 使用第一蚀刻工艺蚀刻底部电极; 并完成RRAM设备。

公开(公告)号：US20060040493A1

公开(公告)日：2006-02-23

申请号：US10923165

申请日：2004-08-20

申请人： Fengyan Zhang ,  David Evans ,  Wei Pan ,  Lisa Stecker ,  Jer-Shen Maa

发明人： Fengyan Zhang ,  David Evans ,  Wei Pan ,  Lisa Stecker ,  Jer-Shen Maa

IPC分类号： H01L21/44

CPC分类号： H01L21/32136 ,  H01L21/28291

摘要： A method of etching an iridium layer for use in a ferroelectric device includes preparing a substrate; depositing a barrier layer on the substrate; depositing an iridium layer on the barrier layer; depositing a hard mask layer on the iridium layer; depositing, patterning and developing a photoresist layer on the hard mask; etching the hard mask layer; etching the iridium layer using argon, oxygen and chlorine chemistry in a high-density plasma reactor; and completing the ferroelectric device.

摘要翻译： 蚀刻用于铁电体器件的铱层的方法包括：制备衬底; 在衬底上沉积阻挡层; 在阻挡层上沉积铱层; 在铱层上沉积硬掩模层; 在硬掩模上沉积，图案化和显影光致抗蚀剂层; 蚀刻硬掩模层; 在高密度等离子体反应器中使用氩，氧和氯化学蚀刻铱层; 并完成铁电器件。

公开(公告)号：US20070108502A1

公开(公告)日：2007-05-17

申请号：US11281955

申请日：2005-11-17

申请人： Tingkai Li ,  Sheng Hsu ,  Lisa Stecker

发明人： Tingkai Li ,  Sheng Hsu ,  Lisa Stecker

IPC分类号： H01L29/788 ,  H01L21/336 ,  G11C16/04

CPC分类号： H01L29/7881 ,  B82Y10/00 ,  G11C16/349 ,  G11C16/3495 ,  G11C2216/08 ,  H01L29/15 ,  H01L29/40114 ,  H01L29/42324 ,  H01L29/4925 ,  H01L29/66825

摘要： A nanocrystal silicon (Si) quantum dot memory device and associated fabrication method have been provided. The method comprises: forming a gate (tunnel) oxide layer overlying a Si substrate active layer; forming a nanocrystal Si memory film overlying the gate oxide layer, including a polycrystalline Si (poly-Si)/Si dioxide stack; forming a control Si oxide layer overlying the nanocrystal Si memory film; forming a gate electrode overlying the control oxide layer; and, forming source/drain regions in the Si active layer. In one aspect, the nanocrystal Si memory film is formed by depositing a layer of amorphous Si (a-Si) using a chemical vapor deposition (CVD) process, and thermally oxidizing a portion of the a-Si layer. Typically, the a-Si deposition and oxidation processes are repeated, forming a plurality of poly-Si/Si dioxide stacks (i.e., 2 to 5 poly-Si/Si dioxide stacks).

摘要翻译： 已经提供了纳米晶体硅（Si）量子点存储器件和相关的制造方法。 该方法包括：形成覆盖Si衬底有源层的栅极（隧道）氧化层; 形成覆盖栅极氧化物层的纳米晶Si记忆膜，包括多晶Si（多晶硅）/二氧化硅叠层; 形成覆盖在纳米晶Si记忆膜上的对照Si氧化物层; 形成覆盖所述控制氧化物层的栅电极; 并且在Si有源层中形成源/漏区。 在一个方面，通过使用化学气相沉积（CVD）工艺沉积非晶硅层（a-Si）并热氧化a-Si层的一部分来形成纳米晶体Si记忆膜。 通常，重复a-Si沉积和氧化过程，形成多个多Si /二氧化硅叠层（即2至5个多硅/二氧化硅叠层）。

公开(公告)号：US20070099441A1

公开(公告)日：2007-05-03

申请号：US11262439

申请日：2005-10-28

申请人： John Conley ,  Yoshi Ono ,  Lisa Stecker ,  Sheng Hsu ,  Josh Green ,  Lifeng Dong ,  Jun Jiao

发明人： John Conley ,  Yoshi Ono ,  Lisa Stecker ,  Sheng Hsu ,  Josh Green ,  Lifeng Dong ,  Jun Jiao

IPC分类号： H01L21/00

CPC分类号： H01J9/025 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  C01B32/162 ,  C01B32/168 ,  C01B2202/34 ,  C01B2202/36 ,  H01J1/304 ,  H01J2201/30469 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/02444 ,  H01L21/02472 ,  H01L21/02483 ,  H01L21/02513 ,  H01L21/02554 ,  H01L21/02601 ,  Y10S977/754

摘要： A ZnO asperity-covered carbon nanotube (CNT) device has been provided, along with a corresponding fabrication method. The method comprises: forming a substrate; growing CNTs from the substrate; conformally coating the CNTs with ZnO; annealing the ZnO-coated CNTs; and, forming ZnO asperities on the surface of the CNTs in response to the annealing. In one aspect, the ZnO asperities have a density in the range of about 100 to 1000 ZnO asperities per CNT. The density is dependent upon the deposited ZnO film thickness and annealing parameters. The CNTs are conformally coating with ZnO using a sputtering, chemical vapor deposition (CVD), spin-on, or atomic layer deposition (ALD). For example, an ALD process can be to deposit a layer of ZnO over the CNTs having a thickness in the range of 1.2 to 200 nanometers (nm).

摘要翻译： 已经提供了ZnO微粒覆盖碳纳米管（CNT）器件，以及相应的制造方法。 该方法包括：形成衬底; 从底物生长CNT; 用ZnO共形涂覆CNT; 退火ZnO涂层的CNT; 并且响应于退火在CNT的表面上形成ZnO粗糙度。 在一个方面，ZnO粗糙度的密度在每个CNT约100-1000nm的ZnO粗糙度的范围内。 密度取决于沉积的ZnO膜厚度和退火参数。 使用溅射，化学气相沉积（CVD），旋涂或原子层沉积（ALD），使用ZnO共形涂覆CNT。 例如，ALD工艺可以在厚度在1.2至200纳米（nm）范围内的CNT上沉积ZnO层。

公开(公告)号：US20050158994A1

公开(公告)日：2005-07-21

申请号：US10759468

申请日：2004-01-15

申请人： Wei-Wei Zhuang ,  Lisa Stecker ,  Gregory Stecker ,  Sheng Hsu

发明人： Wei-Wei Zhuang ,  Lisa Stecker ,  Gregory Stecker ,  Sheng Hsu

IPC分类号： C01G45/00 ,  H01L21/28 ,  H01L23/62 ,  H01L27/10 ,  H01L27/24 ,  H01L45/00

CPC分类号： G11C13/0007 ,  G11C2213/31 ,  H01L27/2409 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1608 ,  H01L45/1683

摘要： A Pr1-XCaXMnO3 (PCMO) spin-coat deposition method for eliminating voids is provided, along with a void-free PCMO film structure. The method comprises: forming a substrate, including a noble metal, with a surface; forming a feature, such as a via or trench, normal with respect to the substrate surface; spin-coating the substrate with acetic acid; spin-coating the substrate with a first, low concentration of PCMO solution; spin-coating the substrate with a second concentration of PCMO solution, having a greater concentration of PCMO than the first concentration; baking and RTA annealing (repeated one to five times); post-annealing; and, forming a PCMO film with a void-free interface between the PCMO film and the underlying substrate surface. The first concentration of PCMO solution has a PCMO concentration in the range of 0.01 to 0.1 moles (M). The second concentration of PCMO solution has a PCMO concentration in the range of 0.2 to 0.5 M.

摘要翻译： 提供了一种用于消除空隙的Pr 1-X C 3 Mn 3 O 3（PCMO）旋涂沉积方法，以及无空隙 PCMO薄膜结构。 该方法包括：用表面形成包括贵金属的基底; 形成相对于衬底表面正常的特征，例如通孔或沟槽; 用乙酸旋涂底物; 用第一种低浓度的PCMO溶液旋涂底物; 以第二浓度的PCMO溶液旋涂底物，其具有比第一浓度更高浓度的PCMO; 烘烤和RTA退火（重复1〜5次）; 后退火; 并且在PCMO膜和下面的衬底表面之间形成具有无空隙界面的PCMO膜。 PCMO溶液的第一浓度的PCMO浓度范围为0.01至0.1摩尔（M）。 PCMO溶液的第二浓度的PCMO浓度范围为0.2-0.5M。

公开(公告)号：US20060281321A1

公开(公告)日：2006-12-14

申请号：US11152289

申请日：2005-06-13

申请人： John Conley ,  Yoshi Ono ,  Lisa Stecker

发明人： John Conley ,  Yoshi Ono ,  Lisa Stecker

IPC分类号： H01L21/311

CPC分类号： B81C1/00182 ,  B81B2201/0214 ,  B82Y10/00 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/775

摘要： A method of fabricating a nanowire sensor device structure includes preparing a substrate, having a silicon base layer, a buried oxide layer in the silicon base layer, a top silicon layer on the buried oxide layer, and a doped well in the silicon base layer; forming a silicon island from the top silicon layer; etching the buried oxide layer to undercut the silicon island in some instances; depositing a seed layer of polycrystalline ZnO over the silicon island, the buried oxide layer, the doped well and the silicon base layer; selectively removing the polycrystalline ZnO from the silicon island; growing and structuring ZnO nanostructures on the seed layer of ZnO; treating the ZnO nanostructures to sensitize the ZnO nanostructures to a desired application; depositing a layer of insulating material; patterning and etching the insulating material; and metallizing the nanowire device structure.

摘要翻译： 制造纳米线传感器器件结构的方法包括制备具有硅基底层，硅基底层中的掩埋氧化物层，掩埋氧化物层上的顶部硅层和硅基底层中的掺杂阱的衬底; 从顶层硅层形成硅岛; 在一些情况下蚀刻掩埋氧化物层以切割硅岛; 在硅岛，掩埋氧化物层，掺杂阱和硅基层上沉积多晶ZnO晶种层; 从硅岛选择性去除多晶ZnO; 在ZnO的种子层上生长和构造ZnO纳米结构; 处理ZnO纳米结构以使ZnO纳米结构对所需的应用敏化; 沉积一层绝缘材料; 图案化和蚀刻绝缘材料; 并且对纳米线器件结构进行金属化。

公开(公告)号：US20060071207A1

公开(公告)日：2006-04-06

申请号：US10956786

申请日：2004-10-01

申请人： John Conley ,  Lisa Stecker ,  Gregory Stecker

发明人： John Conley ,  Lisa Stecker ,  Gregory Stecker

IPC分类号： H01L29/12 ,  H01L21/00

CPC分类号： C30B11/12 ,  C30B29/16 ,  C30B29/605 ,  H01L21/02381 ,  H01L21/02554 ,  H01L21/02603 ,  H01L21/02631 ,  H01L21/02639 ,  H01L21/02645 ,  H01L21/02653 ,  Y10S977/762 ,  Y10S977/773 ,  Y10S977/811

摘要： Zinc-oxide nanostructures are formed by forming a pattern on a surface of a substrate. A catalyst metal, such as nickel, is formed on the surface of the substrate. Growth of at least one zinc oxide nanostructure is induced on the catalyst metal substantially over the pattern on the surface of the substrate based on a vapor-liquid-solid technique. In one exemplary embodiment, inducing the growth of at least one zinc-oxide nanostructure induces growth of each zinc-oxide nanostructure substantially over a patterned polysilicon layer. In another exemplary embodiment, when growth of at least one zinc-oxide nanostructure is induced, each zinc-oxide nanostructure grows substantially over an etched silicon substrate layer.

摘要翻译： 通过在基板的表面上形成图案来形成氧化锌纳米结构体。 在基板的表面上形成催化剂金属，例如镍。 基于气 - 液 - 固体技术，在催化剂金属上基本上在衬底表面上的图案上诱导至少一种氧化锌纳米结构的生长。 在一个示例性实施方案中，诱导至少一种氧化锌纳米结构的生长诱导基本上在图案化多晶硅层上的每个氧化锌纳米结构的生长。 在另一示例性实施方案中，当诱导至少一种氧化锌纳米结构的生长时，每个氧化锌纳米结构基本上在蚀刻的硅衬底层上生长。

公开(公告)号：US20060091499A1

公开(公告)日：2006-05-04

申请号：US10976594

申请日：2004-10-29

申请人： Lisa Stecker ,  John Conley

发明人： Lisa Stecker ,  John Conley

IPC分类号： H01L21/20 ,  H01L29/22

CPC分类号： H01L21/0262 ,  C30B25/02 ,  C30B29/16 ,  C30B29/605 ,  H01L21/02472 ,  H01L21/02513 ,  H01L21/02554 ,  H01L21/02603 ,  H01L21/02628

摘要： Zinc-oxide nanostructures are grown without using a metal catalyst by forming a seed layer of polycrystalline zinc oxide on a surface of a substrate. The seed layer can be formed by an atomic layer deposition technique. Growth of at least one zinc-oxide nanostructure is induced on the seed layer. The seed layer can alternatively be formed by using a spin-on technique, such as a metal organic deposition technique, a spray pyrolisis technique, an RF sputtering technique or by oxidation of the seed layer.

摘要翻译： 通过在基材的表面上形成多晶氧化锌的晶种层，生长氧化锌纳米结构体而不使用金属催化剂。 种子层可以通过原子层沉积技术形成。 在种子层上诱导至少一种氧化锌纳米结构的生长。 可以通过使用旋涂技术，例如金属有机沉积技术，喷雾热解技术，RF溅射技术或通过种子层的氧化来形成籽晶层。