利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

32 条记录 (耗时 0.032 秒)

    Method for leakage reduction in fabrication of high-density FRAM arrays
    5.
    发明授权
    Method for leakage reduction in fabrication of high-density FRAM arrays 有权
    高密度FRAM阵列制造中泄漏减少的方法

    公开(公告)号：US08093070B2

    公开(公告)日：2012-01-10

    申请号：US11706722

    申请日：2007-02-15

    申请人： Francis Gabriel Celii ,  Kezhakkedath R. Udayakumar ,  Gregory B. Shinn ,  Theodore S. Moise ,  Scott R. Summerfelt

    发明人： Francis Gabriel Celii ,  Kezhakkedath R. Udayakumar ,  Gregory B. Shinn ,  Theodore S. Moise ,  Scott R. Summerfelt

    IPC分类号： H01L21/00

    CPC分类号： H01L28/75 ,  H01L27/11507 ,  H01L28/55

    摘要： A method is provided for fabricating a ferroelectric capacitor structure including a method for etching and cleaning patterned ferroelectric capacitor structures in a semiconductor device. The method comprises etching portions of an upper electrode, etching ferroelectric material, and etching a lower electrode to define a patterned ferroelectric capacitor structure, and etching a portion of a lower electrode diffusion barrier structure. The method further comprises ashing the patterned ferroelectric capacitor structure using a first ashing process, where the ash comprises an oxygen/nitrogen/water-containing ash, performing a wet clean process after the first ashing process, and ashing the patterned ferroelectric capacitor structure using a second ashing process.

    摘要翻译： 提供一种用于制造铁电电容器结构的方法，其包括在半导体器件中蚀刻和清洁图案化的铁电电容器结构的方法。 该方法包括蚀刻上电极的部分，蚀刻铁电材料，并蚀刻下电极以限定图案化的铁电电容器结构，以及蚀刻下电极扩散阻挡结构的一部分。 所述方法还包括使用第一灰化过程灰化所述图案化的铁电电容器结构，其中所述灰分包括含氧/氮/水的灰分，在所述第一灰化处理之后执行湿式清洁处理，以及使用 第二次灰化过程。

    Method for leakage reduction in fabrication of high-density FRAM arrays
    6.
    发明申请
    Method for leakage reduction in fabrication of high-density FRAM arrays 有权
    高密度FRAM阵列制造中泄漏减少的方法

    公开(公告)号：US20080081380A1

    公开(公告)日：2008-04-03

    申请号：US11706722

    申请日：2007-02-15

    申请人： Francis Gabriel Celii ,  Kezhakkedath R. Udayakumar ,  Gregory B. Shinn ,  Theodore S. Moise ,  Scott R. Summerfelt

    发明人： Francis Gabriel Celii ,  Kezhakkedath R. Udayakumar ,  Gregory B. Shinn ,  Theodore S. Moise ,  Scott R. Summerfelt

    IPC分类号： H01L21/00

    CPC分类号： H01L28/75 ,  H01L27/11507 ,  H01L28/55

    摘要： A method is provided for fabricating a ferroelectric capacitor structure including a method for etching and cleaning patterned ferroelectric capacitor structures in a semiconductor device. The method comprises etching portions of an upper electrode, etching ferroelectric material, and etching a lower electrode to define a patterned ferroelectric capacitor structure, and etching a portion of a lower electrode diffusion barrier structure. The method further comprises ashing the patterned ferroelectric capacitor structure using a first ashing process, where the ash comprises an oxygen/nitrogen/water-containing ash, performing a wet clean process after the first ashing process, and ashing the patterned ferroelectric capacitor structure using a second ashing process.

    摘要翻译： 提供一种用于制造铁电电容器结构的方法，其包括在半导体器件中蚀刻和清洁图案化的铁电电容器结构的方法。 该方法包括蚀刻上电极的部分，蚀刻铁电材料，并蚀刻下电极以限定图案化的铁电电容器结构，以及蚀刻下电极扩散阻挡结构的一部分。 所述方法还包括使用第一灰化过程灰化所述图案化的铁电电容器结构，其中所述灰分包括含氧/氮/水的灰分，在所述第一灰化处理之后执行湿式清洁处理，以及使用 第二次灰化过程。

    VIA0 etch process for FRAM integration
    7.
    发明授权
    VIA0 etch process for FRAM integration 有权
    用于FRAM集成的VIA0蚀刻工艺

    公开(公告)号：US06841396B2

    公开(公告)日：2005-01-11

    申请号：US10440697

    申请日：2003-05-19

    申请人： Francis Gabriel Celii ,  K. R. Udayakumar ,  Scott R. Summerfelt ,  Theodore S. Moise

    发明人： Francis Gabriel Celii ,  K. R. Udayakumar ,  Scott R. Summerfelt ,  Theodore S. Moise

    IPC分类号： H01L21/00 ,  H01L21/20 ,  H01L21/8242 ,  H01L21/8246 ,  H01L27/115

    CPC分类号： H01L27/11502 ,  H01L27/11507

    摘要： A ferroelectric memory device comprises a logic programmable capacitance reference circuit. The circuit is adapted to generate a reference voltage during a sense mode of operation, wherein the reference voltage comprises a value that is a function of one more memory conditions. The memory device further comprises a bit line pair, wherein a first bit line of the bit line pair has a ferroelectric capacitor coupled thereof for sensing thereof, and a second bit line of the bit line pair is coupled to the reference voltage. A sense circuit is coupled to the bit line pair and is configured to detect a data state associated with the ferroelectric capacitor using a voltage associated with the first bit line and reference voltage on the second bit line.

    摘要翻译： 铁电存储器件包括逻辑可编程电容参考电路。 电路适于在感测操作模式期间产生参考电压，其中参考电压包括作为一个以上存储器条件的函数的值。 存储器件还包括位线对，其中位线对的第一位线具有耦合的铁电电容器用于感测位线对，并且位线对的第二位线耦合到参考电压。 感测电路耦合到位线对，并且被配置为使用与第一位线相关联的电压和第二位线上的参考电压来检测与铁电电容器相关联的数据状态。

    Ferroelectric capacitor hydrogen barriers and methods for fabricating the same
    8.
    发明授权
    Ferroelectric capacitor hydrogen barriers and methods for fabricating the same 有权
    铁电电容器氢屏障及其制造方法

    公开(公告)号：US07183602B2

    公开(公告)日：2007-02-27

    申请号：US11033224

    申请日：2005-01-11

    申请人： K. R. Udayakumar ,  Theodore S. Moise ,  Scott R. Summerfelt

    发明人： K. R. Udayakumar ,  Theodore S. Moise ,  Scott R. Summerfelt

    IPC分类号： H01L29/76 ,  H01L29/94

    CPC分类号： H01L27/11507 ,  H01L28/57

    摘要： Hydrogen barriers and fabrication methods are provided for protecting ferroelectric capacitors (CFE) from hydrogen diffusion in semiconductor devices (102), wherein nitrided aluminum oxide (N—AlOx) is formed over a ferroelectric capacitor (CFE), and one or more silicon nitride layers (112, 117) are formed over the nitrided aluminum oxide (N—AlOx). Hydrogen barriers are also provided in which an aluminum oxide (AlOx, N—AlOx) is formed over the ferroelectric capacitors (CFE), with two or more silicon nitride layers (112, 117) formed over the aluminum oxide (AlOx, N—AlOx), wherein the second silicon nitride layer (112) comprises a low silicon-hydrogen SiN material.

    摘要翻译： 提供氢屏障和制造方法用于在半导体器件（102）中保护铁电电容器（C LIMIT）免受氢扩散，其中氮化的氧化铝（N-AlOx）形成在铁电电容器（C < 在氮化的氧化铝（N-AlOx）上形成一个或多个氮化硅层（112,117）。 还提供了氢屏障，其中在铁电电容器（CFE）上形成氧化铝（AlOx，N-AlOx），其上形成有两个或更多个氮化硅层（112,117） 氧化铝（AlOx，N-AlOx），其中第二氮化硅层（112）包括低硅氢SiN材料。

    Optical receiver
    10.
    发明授权
    Optical receiver 失效
    光接收机

    公开(公告)号：US5905272A

    公开(公告)日：1999-05-18

    申请号：US960988

    申请日：1997-10-30

    申请人： Theodore S. Moise

    发明人： Theodore S. Moise

    IPC分类号： H01L27/144 ,  H01L31/08 ,  H01L29/06

    CPC分类号： B82Y10/00 ,  H01L27/144 ,  H01L31/08

    摘要： Apparatus for optical communications (10, 110, 210) includes a low-temperature grown photoconductor (12, 140, 220) coupled to at least one resonant tunneling device (14, 120, 130, 230, 240). When exposed to an input light, low-temperature grown photoconductor (10, 110, 210) absorbs photons, which decreases the resistivity, and thus the resistance of the photoconductor. This decrease in resistance causes a decrease in the voltage drop across photoconductor (12, 140, 220), which causes a corresponding increase in the voltage drop across resonant tunneling device (14, 120, 130, 230, 140).

    摘要翻译： 用于光通信的装置（10,110,210）包括耦合到至少一个谐振隧穿装置（14,120,130,230,240）的低温生长的光电导体（12,140,​​220）。 当暴露于输入光时，低温生长的光电导体（10,110,210）吸收光子，这降低了电阻率，并因此降低了光电导体的电阻。 电阻的这种降低导致光电导体（12,140,​​220）上的电压降的降低，这导致谐振隧穿装置（14,120,130,230,140）上的电压降的相应增加。