公开(公告)号：US20070045745A1

公开(公告)日：2007-03-01

申请号：US11468112

申请日：2006-08-29

申请人： Henrik Ewe ,  Josef Hoeglauer ,  Erwin Huber ,  Ralf Otremba

发明人： Henrik Ewe ,  Josef Hoeglauer ,  Erwin Huber ,  Ralf Otremba

IPC分类号： H01L23/62

CPC分类号： H01L25/16 ,  H01L23/4334 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/48 ,  H01L24/82 ,  H01L25/074 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16145 ,  H01L2224/16235 ,  H01L2224/24051 ,  H01L2224/24226 ,  H01L2224/24998 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2224/82007 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/07802 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A power semiconductor device (1) has a semiconductor chip stack (4) and lines (5) within a housing (6). The lines electrically connect large-area contact regions (7) of power semiconductor device components (8) within the housing (6) to one another. In this case, at least one of the lines (5) has a large-area planar conductive layer (9). This planar conductive area (9) electrically connects the large-area contact regions (7) to one another.

摘要翻译： 功率半导体器件（1）在壳体（6）内具有半导体芯片堆叠（4）和线（5）。 线路将壳体（6）内的功率半导体器件部件（8）的大面积接触区域（7）彼此电连接。 在这种情况下，线（5）中的至少一个具有大面积的平面导电层（9）。 该平面导电区域（9）将大面积接触区域（7）彼此电连接。

公开(公告)号：US07821128B2

公开(公告)日：2010-10-26

申请号：US11468112

申请日：2006-08-29

申请人： Henrik Ewe ,  Josef Hoeglauer ,  Erwin Huber ,  Ralf Otremba

发明人： Henrik Ewe ,  Josef Hoeglauer ,  Erwin Huber ,  Ralf Otremba

IPC分类号： H01L23/34

CPC分类号： H01L25/16 ,  H01L23/4334 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/48 ,  H01L24/82 ,  H01L25/074 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16145 ,  H01L2224/16235 ,  H01L2224/24051 ,  H01L2224/24226 ,  H01L2224/24998 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2224/82007 ,  H01L2924/00014 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/07802 ,  H01L2924/1306 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A power semiconductor device has a semiconductor chip stack and lines within a housing. The lines electrically connect large-area contact regions of power semiconductor device components within the housing to one another. In this case, at least one of the lines has a large-area planar conductive layer. This planar conductive area electrically connects the large-area contact regions to one another.

摘要翻译： 功率半导体器件具有半导体芯片堆叠和在壳体内的线。 线路将壳体内的功率半导体器件部件的大面积接触区域彼此电连接。 在这种情况下，至少一条线具有大面积的平面导电层。 该平面导电区域将大面积接触区域彼此电连接。

公开(公告)号：US09059083B2

公开(公告)日：2015-06-16

申请号：US11855712

申请日：2007-09-14

申请人： Henrik Ewe ,  Joachim Mahler ,  Manfred Mengel ,  Reimund Engl ,  Josef Hoeglauer ,  Jochen Dangelmaier

发明人： Henrik Ewe ,  Joachim Mahler ,  Manfred Mengel ,  Reimund Engl ,  Josef Hoeglauer ,  Jochen Dangelmaier

IPC分类号： H01L23/12 ,  H01L23/00 ,  H01L21/48 ,  H01L21/683 ,  H01L23/31 ,  H01L23/495

CPC分类号： H01L23/5389 ,  H01L21/02282 ,  H01L21/02288 ,  H01L21/288 ,  H01L21/31105 ,  H01L21/4821 ,  H01L21/6835 ,  H01L21/76801 ,  H01L21/76871 ,  H01L21/76877 ,  H01L23/3107 ,  H01L23/49524 ,  H01L23/49534 ,  H01L23/49541 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/49822 ,  H01L23/49838 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L2221/68345 ,  H01L2224/24011 ,  H01L2224/2402 ,  H01L2224/24051 ,  H01L2224/24137 ,  H01L2224/24145 ,  H01L2224/24226 ,  H01L2224/24246 ,  H01L2224/24998 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82001 ,  H01L2224/82039 ,  H01L2224/82101 ,  H01L2224/82102 ,  H01L2225/06568 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/12032 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/19043 ,  H01L2924/00 ,  H05K3/4661

摘要： A semiconductor device is disclosed. One embodiment includes a carrier, a semiconductor chip attached to the carrier, a first conducting line having a first thickness and being deposited over the semiconductor chip and the carrier and a second conducting line having a second thickness and being deposited over the semiconductor chip and the carrier. The first thickness is smaller than the second thickness.

摘要翻译： 公开了一种半导体器件。 一个实施例包括载体，附接到载体的半导体芯片，具有第一厚度并沉积在半导体芯片和载体上的第一导线和具有第二厚度并沉积在半导体芯片上的第二导线， 载体 第一厚度小于第二厚度。

公开(公告)号：US20090072379A1

公开(公告)日：2009-03-19

申请号：US11855712

申请日：2007-09-14

申请人： Henrik Ewe ,  Joachim Mahler ,  Manfred Mengel ,  Reimund Engl ,  Josef Hoeglauer ,  Jochen Dangelmaier

发明人： Henrik Ewe ,  Joachim Mahler ,  Manfred Mengel ,  Reimund Engl ,  Josef Hoeglauer ,  Jochen Dangelmaier

IPC分类号： H01L23/12 ,  H01L21/00

CPC分类号： H01L23/5389 ,  H01L21/02282 ,  H01L21/02288 ,  H01L21/288 ,  H01L21/31105 ,  H01L21/4821 ,  H01L21/6835 ,  H01L21/76801 ,  H01L21/76871 ,  H01L21/76877 ,  H01L23/3107 ,  H01L23/49524 ,  H01L23/49534 ,  H01L23/49541 ,  H01L23/49562 ,  H01L23/49575 ,  H01L23/49822 ,  H01L23/49838 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L2221/68345 ,  H01L2224/24011 ,  H01L2224/2402 ,  H01L2224/24051 ,  H01L2224/24137 ,  H01L2224/24145 ,  H01L2224/24226 ,  H01L2224/24246 ,  H01L2224/24998 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82001 ,  H01L2224/82039 ,  H01L2224/82101 ,  H01L2224/82102 ,  H01L2225/06568 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01018 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01068 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/12032 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/19043 ,  H01L2924/00 ,  H05K3/4661

摘要： A semiconductor device is disclosed. One embodiment includes a carrier, a semiconductor chip attached to the carrier, a first conducting line having a first thickness and being deposited over the semiconductor chip and the carrier and a second conducting line having a second thickness and being deposited over the semiconductor chip and the carrier. The first thickness is smaller than the second thickness.

摘要翻译： 公开了一种半导体器件。 一个实施例包括载体，附接到载体的半导体芯片，具有第一厚度并沉积在半导体芯片和载体上的第一导线和具有第二厚度并沉积在半导体芯片上的第二导线， 载体 第一厚度小于第二厚度。

公开(公告)号：US08507320B2

公开(公告)日：2013-08-13

申请号：US12050552

申请日：2008-03-18

申请人： Ralf Otremba ,  Henrik Ewe ,  Klaus Schiess ,  Manfred Mengel

发明人： Ralf Otremba ,  Henrik Ewe ,  Klaus Schiess ,  Manfred Mengel

IPC分类号： H01L21/00

CPC分类号： H01L23/481 ,  H01L21/50 ,  H01L23/36 ,  H01L23/48 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/25 ,  H01L24/82 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/06181 ,  H01L2224/12105 ,  H01L2224/18 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/82102 ,  H01L2224/92144 ,  H01L2224/9222 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/01327 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2224/82 ,  H01L2924/00

摘要： One aspect is a method including providing a carrier having a first conducting layer, a first insulating layer over the first conducting layer, and at least one through-connection from a first face of the first insulating layer to a second face of the first insulating layer; attaching at least two semiconductor chips to the carrier; applying a second insulating layer over the carrier; opening the second insulating layer until the carrier is exposed; depositing a metal layer over the opened second insulating layer; and separating the at least two semiconductor chips after depositing the metal layer.

摘要翻译： 一个方面是一种方法，包括提供具有第一导电层，第一导电层上的第一绝缘层和从第一绝缘层的第一面到第一绝缘层的第二面的至少一个通孔的载体 ; 将至少两个半导体芯片附接到所述载体上; 在载体上施加第二绝缘层; 打开第二绝缘层，直到载体露出; 在所述打开的第二绝缘层上沉积金属层; 以及在沉积所述金属层之后分离所述至少两个半导体芯片。

公开(公告)号：US20090236749A1

公开(公告)日：2009-09-24

申请号：US12050552

申请日：2008-03-18

申请人： Ralf Otremba ,  Henrik Ewe ,  Klaus Schiess ,  Manfred Mengel

发明人： Ralf Otremba ,  Henrik Ewe ,  Klaus Schiess ,  Manfred Mengel

IPC分类号： H01L23/485 ,  H01L21/56

CPC分类号： H01L23/481 ,  H01L21/50 ,  H01L23/36 ,  H01L23/48 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/25 ,  H01L24/82 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/06181 ,  H01L2224/12105 ,  H01L2224/18 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/82102 ,  H01L2224/92144 ,  H01L2224/9222 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/01327 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2224/82 ,  H01L2924/00

摘要： One aspect is a method including providing a carrier having a first conducting layer, a first insulating layer over the first conducting layer, and at least one through-connection from a first face of the first insulating layer to a second face of the first insulating layer; attaching at least two semiconductor chips to the carrier; applying a second insulating layer over the carrier; opening the second insulating layer until the carrier is exposed; depositing a metal layer over the opened second insulating layer; and separating the at least two semiconductor chips after depositing the metal layer.

摘要翻译： 一个方面是一种方法，包括提供具有第一导电层，第一导电层上的第一绝缘层和从第一绝缘层的第一面到第一绝缘层的第二面的至少一个通孔的载体 ; 将至少两个半导体芯片附接到所述载体上; 在载体上施加第二绝缘层; 打开第二绝缘层，直到载体露出; 在所述打开的第二绝缘层上沉积金属层; 以及在沉积所述金属层之后分离所述至少两个半导体芯片。

公开(公告)号：US20100157568A1

公开(公告)日：2010-06-24

申请号：US12342266

申请日：2008-12-23

申请人： Henrik Ewe ,  Joachim Mahler ,  Anton Prueckl

发明人： Henrik Ewe ,  Joachim Mahler ,  Anton Prueckl

IPC分类号： H05K7/00 ,  H01L21/50

CPC分类号： H01L23/3735 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3121 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/82 ,  H01L24/97 ,  H01L2221/68345 ,  H01L2224/2402 ,  H01L2224/24137 ,  H01L2224/24226 ,  H01L2224/24246 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/76155 ,  H01L2224/82001 ,  H01L2224/82031 ,  H01L2224/82039 ,  H01L2224/82102 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13062 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/181 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49144 ,  H01L2224/82 ,  H01L2924/00

摘要： One aspect is a method of manufacturing a semiconductor device and semiconductor device. One embodiment provides a plurality of modules. Each of the modules includes a carrier and at least one semiconductor chip attached to the carrier. A dielectric layer is applied to the modules to form a workpiece. The dielectric layer is structured to open at least one of the semiconductor chips. The workpiece is singulated to obtain a plurality of devices.

摘要翻译： 一个方面是制造半导体器件和半导体器件的方法。 一个实施例提供多个模块。 每个模块包括载体和连接到载体的至少一个半导体芯片。 将介电层施加到模块以形成工件。 介电层被构造成打开至少一个半导体芯片。 将工件分割成多个装置。

公开(公告)号：US20090072415A1

公开(公告)日：2009-03-19

申请号：US11854877

申请日：2007-09-13

申请人： Joachim Mahler ,  Henrik Ewe ,  Manfred Mengel

发明人： Joachim Mahler ,  Henrik Ewe ,  Manfred Mengel

IPC分类号： H01L23/52 ,  H01L21/4763

CPC分类号： H01L23/49524 ,  H01L23/49562 ,  H01L24/24 ,  H01L24/25 ,  H01L24/82 ,  H01L25/16 ,  H01L2224/24051 ,  H01L2224/24226 ,  H01L2224/24246 ,  H01L2224/82039 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/14

摘要： An integrated circuit device includes a semiconductor device having an integrated circuit. A gas-phase deposited insulation layer is disposed on the semiconductor device, and a conducting line is disposed over the gas-phase deposited insulation layer.

摘要翻译： 集成电路器件包括具有集成电路的半导体器件。 气相沉积绝缘层设置在半导体器件上，并且导电线设置在气相沉积绝缘层上。

公开(公告)号：US07479691B2

公开(公告)日：2009-01-20

申请号：US11376871

申请日：2006-03-16

申请人： Henrik Ewe ,  Stefan Landau ,  Klaus Schiess ,  Robert Bergmann

发明人： Henrik Ewe ,  Stefan Landau ,  Klaus Schiess ,  Robert Bergmann

IPC分类号： H01L23/495

CPC分类号： H01L23/49562 ,  H01L23/49524 ,  H01L23/49844 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/82 ,  H01L2224/24051 ,  H01L2224/24226 ,  H01L2224/82039 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/351 ,  H01L2924/00

摘要： A power semiconductor module having surface-mountable flat external contact areas and a method for producing the same is disclosed. In one embodiment, the top sides of the external contacts form an inner housing plane, on which at least one power semiconductor chip is fixed by its rear side on a drain external contact. An insulation layer covers the top side over the edge sides of the semiconductor chip as far as the inner housing plane whilst leaving free the source and gate contact areas on the top side of the semiconductor chip and also whilst partly leaving free the top sides of the corresponding external contacts. Arranged on the insulation layer is a connecting conductive layer between the source contact areas on the top side of the semiconductor chip and the top sides of the source external contacts, and also a gate connecting layer from the gate contact areas to the top side of the gate external contact.

摘要翻译： 公开了一种具有表面安装平坦的外部接触区域的功率半导体模块及其制造方法。 在一个实施例中，外部接触件的顶侧形成内部壳体平面，其上至少一个功率半导体芯片由其后侧固定在排水外部接触件上。 绝缘层覆盖半导体芯片的边缘侧的顶侧至内部壳体平面，同时在半导体芯片的顶侧上释放源极和栅极接触区域，并且同时部分地释放半导体芯片的顶侧 相应的外部联系人。 在绝缘层上排列的是在半导体芯片的上侧的源极接触区域和源极外部接触件的顶侧之间的连接导电层，以及从栅极接触区域到顶部侧的栅极连接层 门外部接触。

公开(公告)号：US20080203550A1

公开(公告)日：2008-08-28

申请号：US11685321

申请日：2007-03-13

申请人： Henrik Ewe ,  Joachim Mahler

发明人： Henrik Ewe ,  Joachim Mahler

IPC分类号： H01L23/495 ,  H01L21/60

CPC分类号： H01L23/4334 ,  H01L23/3121 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/82 ,  H01L25/074 ,  H01L25/117 ,  H01L25/162 ,  H01L2224/24051 ,  H01L2224/24226 ,  H01L2224/82039 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01068 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19043 ,  H01L2924/30107 ,  H01L2924/00

摘要： A component has a device applied to a device carrier, a first conducting layer grown onto the device and onto the device carrier, and an insulating material applied to the first conducting layer such that only a portion of the first conducting layer is covered.

摘要翻译： 组件具有施加到器件载体的器件，生长在器件上并在器件载体上的第一导电层，以及施加到第一导电层的绝缘材料，使得只有第一导电层的一部分被覆盖。