公开(公告)号：US20110018128A1

公开(公告)日：2011-01-27

申请号：US12757440

申请日：2010-04-09

申请人： Hsiu-Ping WEI ,  Shin-Puu JENG ,  Hao-Yi TSAI ,  Hsien-Wei CHEN ,  Yu-Wen LIU ,  Ying-Ju CHEN ,  Tzuan-Horng LIU

发明人： Hsiu-Ping WEI ,  Shin-Puu JENG ,  Hao-Yi TSAI ,  Hsien-Wei CHEN ,  Yu-Wen LIU ,  Ying-Ju CHEN ,  Tzuan-Horng LIU

IPC分类号： H01L23/498 ,  H01L21/3205

CPC分类号： H01L21/76801 ,  H01L23/3192 ,  H01L23/522 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02166 ,  H01L2224/0345 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05096 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05671 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/13116 ,  H01L2224/13147 ,  H01L2224/16 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2224/05552 ,  H01L2924/00

摘要： A semiconductor package structure is provided. The structure includes a semiconductor chip having a plurality of interconnect layers formed thereover. A first passivation layer is formed over the plurality of interconnect layers. A stress buffer layer is formed over the first passivation layer. A bonding pad is formed over the stress buffer layer. A second passivation layer is formed over a portion of the bonding pad, the second passivation having at least one opening therein exposing a portion of the bonding pad.

摘要翻译： 提供半导体封装结构。 该结构包括其上形成有多个互连层的半导体芯片。 在多个互连层上形成第一钝化层。 在第一钝化层上形成应力缓冲层。 在应力缓冲层上形成接合焊盘。 在接合焊盘的一部分上形成第二钝化层，第二钝化层具有至少一个开口，露出焊接区的一部分。

公开(公告)号：US20120267799A1

公开(公告)日：2012-10-25

申请号：US13539775

申请日：2012-07-02

申请人： Benson LIU ,  Hsien-Wei CHEN ,  Shin-Puu JENG ,  Hao-Yi TSAI

发明人： Benson LIU ,  Hsien-Wei CHEN ,  Shin-Puu JENG ,  Hao-Yi TSAI

IPC分类号： H01L25/07 ,  H01L21/58

CPC分类号： H01L25/0657 ,  H01L2224/16225 ,  H01L2224/48227 ,  H01L2225/06555 ,  H01L2225/06589 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2224/0401

摘要： A package structure includes a substrate, a first die and at least one second die. The substrate includes a first pair of parallel edges and a second pair of parallel edges. The first die is mounted over the substrate. The first die includes a third pair of parallel edges and a fourth pair of parallel edges, wherein the third pair of parallel edges and the fourth pair of parallel edges are not parallel to the first pair of parallel edges and the second pair of parallel edges, respectively. The at least one second die is mounted over the first die.

摘要翻译： 封装结构包括衬底，第一管芯和至少一个第二管芯。 衬底包括第一对平行边缘和第二对平行边缘。 第一个模具安装在基板上。 第一管芯包括第三对平行边缘和第四对平行边缘，其中第三对平行边缘和第四对平行边缘不平行于第一对平行边缘和第二对平行边缘， 分别。 至少一个第二管芯安装在第一管芯上。

公开(公告)号：US20090032945A1

公开(公告)日：2009-02-05

申请号：US12244699

申请日：2008-10-02

申请人： Shin-Puu JENG ,  Hao-Yi TSAI ,  Shang-Yun HOU ,  Hsien-Wei CHEN ,  Chia-Lun TSAI

发明人： Shin-Puu JENG ,  Hao-Yi TSAI ,  Shang-Yun HOU ,  Hsien-Wei CHEN ,  Chia-Lun TSAI

IPC分类号： H01L23/48

CPC分类号： H01L24/12 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/05082 ,  H01L2224/05558 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/014 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/00014 ,  H01L2224/05552

摘要： A solder bump on a semiconductor substrate is provided. The solder bump has a semiconductor substrate with a top copper pad thereon, a protective layer on the semiconductor substrate and at least one inorganic passivation layer overlying the protective layer with a first opening exposing the top copper pad, wherein the inorganic passivation layer has a thinner portion adjacent a top portion of the first opening. The solder bump further has a soft passivation layer on the inorganic passivation layer with a second opening larger than the first opening, an under bump metal layer conformally formed along the first opening and the second opening and a solder bump formed on the under bump metal layer.

摘要翻译： 提供半导体衬底上的焊料凸块。 焊料凸块具有其上具有顶部铜焊盘的半导体衬底，半导体衬底上的保护层和覆盖保护层的至少一个无机钝化层，第一开口露出顶部铜焊盘，其中无机钝化层具有较薄的 邻近第一开口的顶部的部分。 所述焊料凸点还具有在所述无机钝化层上的软钝化层，其具有大于所述第一开口的第二开口，沿所述第一开口和所述第二开口共形形成的凸块下金属层和形成在所述下凸块金属层上的焊料凸块 。

公开(公告)号：US20120091455A1

公开(公告)日：2012-04-19

申请号：US12984669

申请日：2011-01-05

申请人： Ying-Ju CHEN ,  Hsien-Wei CHEN ,  Hao-Yi TSAI ,  Mirng-Ji LII

发明人： Ying-Ju CHEN ,  Hsien-Wei CHEN ,  Hao-Yi TSAI ,  Mirng-Ji LII

IPC分类号： H01L23/485 ,  H01L29/06

CPC分类号： H01L22/34 ,  H01L22/32 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53209 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/5383 ,  H01L24/05 ,  H01L29/0649 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01074 ,  H01L2924/14 ,  H01L2924/00

摘要： A pad structure in a semiconductor wafer for wafer testing is described. The pad structure includes at least two metal pads connected there-between by a plurality of conductive vias in one or more insulation layers. A plurality of contact bars in contact with the bottom-most metal pad extends substantially vertically from the bottom-most metal pad into the substrate. An isolation structure substantially surrounds the plurality of contact bars to isolate the pad structure.

摘要翻译： 描述用于晶片测试的半导体晶片中的焊盘结构。 焊盘结构包括至少两个连接在其上的金属焊盘，其间由一个或多个绝缘层中的多个导电通孔组成。 与最底部的金属焊盘接触的多个接触棒从最底部的金属焊盘基本垂直地延伸到衬底中。 隔离结构基本上围绕多个接触杆以隔离垫结构。

公开(公告)号：US20130119449A1

公开(公告)日：2013-05-16

申请号：US13296410

申请日：2011-11-15

申请人： Kuo-Ji CHEN ,  Wei Yu MA ,  Ta-Pen GUO ,  Hsien-Wei CHEN ,  Hao-Yi TSAI

发明人： Kuo-Ji CHEN ,  Wei Yu MA ,  Ta-Pen GUO ,  Hsien-Wei CHEN ,  Hao-Yi TSAI

IPC分类号： H01L29/94 ,  H01L29/93

CPC分类号： H01L29/93 ,  H01L23/5223 ,  H01L23/5286 ,  H01L23/585 ,  H01L27/0629 ,  H01L27/0805 ,  H01L28/60 ,  H01L29/94 ,  H01L2924/0002 ,  H01L2924/00

摘要： A seal ring for semiconductor devices is provided with embedded decoupling capacitors. The seal ring peripherally surrounds an integrated circuit chip in a seal ring area. The at least one embedded decoupling capacitor may include MOS capacitors, varactors, MOM capacitors and interdigitized capacitors with multiple capacitor plates coupled together. The opposed capacitor plates are coupled to different potentials and may advantageously be coupled to Vdd and Vss.

摘要翻译： 用于半导体器件的密封环设置有嵌入式去耦电容器。 密封环外围围绕密封环区域中的集成电路芯片。 至少一个嵌入式去耦电容器可以包括MOS电容器，变容二极管，MOM电容器和具有多个电容器板耦合在一起的叉指电容器。 相对的电容器板耦合到不同的电位，并且可以有利地耦合到Vdd和Vss。

公开(公告)号：US20130147033A1

公开(公告)日：2013-06-13

申请号：US13313811

申请日：2011-12-07

申请人： Hsien-Wei CHEN ,  Hao-Yi TSAI ,  Mirng-Ji LII ,  Chen-Hua YU

发明人： Hsien-Wei CHEN ,  Hao-Yi TSAI ,  Mirng-Ji LII ,  Chen-Hua YU

IPC分类号： H01L23/485

CPC分类号： H01L23/562 ,  H01L23/3114 ,  H01L23/3192 ,  H01L23/522 ,  H01L23/525 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/02235 ,  H01L2224/02255 ,  H01L2224/02375 ,  H01L2224/02377 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05186 ,  H01L2224/05552 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01047 ,  H01L2924/00

摘要： A semiconductor device includes a passivation layer overlying a semiconductor substrate, and an interconnect structure overlying the passivation layer. The interconnect structure includes a landing pad region and a dummy region electrically separated from each other. A protective layer overlies the interconnect structure and includes a first opening exposing a portion of the landing pad region and a second opening exposing a portion of the dummy region. A metal layer is formed on the exposed portion of landing pad region and the exposed portion of the dummy region. A bump is formed on the metal layer overlying the landing pad region.

摘要翻译： 半导体器件包括覆盖半导体衬底的钝化层和覆盖钝化层的互连结构。 互连结构包括着陆焊盘区域和彼此电分离的虚拟区域。 保护层覆盖在互连结构上，并且包括露出部分着陆焊盘区域的第一开口和暴露虚拟区域的一部分的第二开口。 在着陆焊盘区域的露出部分和虚拟区域的露出部分上形成金属层。 在覆盖着陆垫区域的金属层上形成隆起。