公开(公告)号：US20130119487A1

公开(公告)日：2013-05-16

申请号：US13438451

申请日：2012-04-03

申请人： Jr Jung Lin ,  Yun-Ju Sun ,  Shih-Hsun Chang ,  Chia-Jen Chen ,  Tomonari Yamamoto ,  Chih-Wei Kuo ,  Meng-Yi Sun ,  Kuo-Chiang Ting

发明人： Jr Jung Lin ,  Yun-Ju Sun ,  Shih-Hsun Chang ,  Chia-Jen Chen ,  Tomonari Yamamoto ,  Chih-Wei Kuo ,  Meng-Yi Sun ,  Kuo-Chiang Ting

IPC分类号： H01L29/78 ,  H01L21/28

CPC分类号： H01L21/0206 ,  H01L21/02071 ,  H01L21/28088 ,  H01L21/28114 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/32136 ,  H01L21/32137 ,  H01L29/42376 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7848

摘要： The present disclosure provides a semiconductor structure. The semiconductor structure includes a semiconductor substrate; and a gate stack disposed on the semiconductor substrate. The gate stack includes a high k dielectric material layer, a capping layer disposed on the high k dielectric material layer, and a metal layer disposed on the capping layer. The capping layer and the high k dielectric material layer have a footing structure.

摘要翻译： 本公开提供了一种半导体结构。 半导体结构包括半导体衬底; 以及设置在半导体衬底上的栅极堆叠。 栅极堆叠包括高k电介质材料层，设置在高k电介质材料层上的覆盖层和设置在覆盖层上的金属层。 覆盖层和高k电介质材料层具有基础结构。

公开(公告)号：US08912610B2

公开(公告)日：2014-12-16

申请号：US13438451

申请日：2012-04-03

申请人： Jr Jung Lin ,  Yun-Ju Sun ,  Shih-Hsun Chang ,  Chia-Jen Chen ,  Tomonari Yamamoto ,  Chih-Wei Kuo ,  Meng-Yi Sun ,  Kuo-Chiang Ting

发明人： Jr Jung Lin ,  Yun-Ju Sun ,  Shih-Hsun Chang ,  Chia-Jen Chen ,  Tomonari Yamamoto ,  Chih-Wei Kuo ,  Meng-Yi Sun ,  Kuo-Chiang Ting

IPC分类号： H01L21/70 ,  H01L21/02 ,  H01L29/66 ,  H01L21/311 ,  H01L29/423 ,  H01L21/3213 ,  H01L21/28 ,  H01L29/78 ,  H01L29/51

CPC分类号： H01L21/0206 ,  H01L21/02071 ,  H01L21/28088 ,  H01L21/28114 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/32136 ,  H01L21/32137 ,  H01L29/42376 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7848

摘要： The present disclosure provides a semiconductor structure. The semiconductor structure includes a semiconductor substrate; and a gate stack disposed on the semiconductor substrate. The gate stack includes a high k dielectric material layer, a capping layer disposed on the high k dielectric material layer, and a metal layer disposed on the capping layer. The capping layer and the high k dielectric material layer have a footing structure.

摘要翻译： 本公开提供了一种半导体结构。 半导体结构包括半导体衬底; 以及设置在半导体衬底上的栅极堆叠。 栅极堆叠包括高k电介质材料层，设置在高k电介质材料层上的覆盖层和设置在覆盖层上的金属层。 覆盖层和高k电介质材料层具有基础结构。

公开(公告)号：US08729634B2

公开(公告)日：2014-05-20

申请号：US13525050

申请日：2012-06-15

申请人： Chun-Liang Shen ,  Kuo-Ching Tsai ,  Hou-Ju Li ,  Chun-Sheng Liang ,  Kao-Ting Lai ,  Kuo-Chiang Ting ,  Chi-Hsi Wu

发明人： Chun-Liang Shen ,  Kuo-Ching Tsai ,  Hou-Ju Li ,  Chun-Sheng Liang ,  Kao-Ting Lai ,  Kuo-Chiang Ting ,  Chi-Hsi Wu

IPC分类号： H01L21/762 ,  H01L29/06

CPC分类号： H01L29/1054 ,  H01L29/66818 ,  H01L29/7853 ,  H01L29/7854

摘要： An integrated circuit device includes a fin at least partially embedded in a shallow trench isolation (STI) region and extending between a source and a drain. The fin is formed from a first semiconductor material and having a trimmed portion between first and second end portions. A cap layer, which is formed from a second semiconductor material, is disposed over the trimmed portion of the fin to form a high mobility channel. A gate electrode structure is formed over the high mobility channel and between the first and second end portions.

摘要翻译： 集成电路器件包括至少部分地嵌入在浅沟槽隔离（STI）区域中并且在源极和漏极之间延伸的翅片。 翅片由第一半导体材料形成，并且在第一和第二端部之间具有修剪部分。 由第二半导体材料形成的盖层设置在翅片的修剪部分之上以形成高迁移率通道。 栅电极结构形成在高迁移率通道上，并在第一和第二端部之间。

公开(公告)号：US20060076605A1

公开(公告)日：2006-04-13

申请号：US11287856

申请日：2005-11-28

申请人： Shih-Ming Chen ,  Kuo-Chiang Ting ,  Jen-Shiang Leu

发明人： Shih-Ming Chen ,  Kuo-Chiang Ting ,  Jen-Shiang Leu

IPC分类号： H01L29/76

CPC分类号： H01L29/42324 ,  H01L29/40114

摘要： A FLASH memory device comprising a substrate having a gate conductor formed thereover is provided. The gate conductor comprises a gate with a floating gate oxide layer formed thereon, the floating gate oxide layer including respective lateral tip portions, whereby the forward tunneling voltage of the FLASH memory is improved. In one embodiment, the respective tip portions have an average width of greater than or equal to about 250 Å.

摘要翻译： 提供了一种包括其上形成有栅极导体的衬底的闪存器件。 栅极导体包括其上形成有浮置栅极氧化物层的栅极，该浮动栅极氧化物层包括各自的侧向尖端部分，由此提高了闪存存储器的正向隧穿电压。 在一个实施例中，相应的末端部分具有大于或等于约的平均宽度。

公开(公告)号：US06825085B2

公开(公告)日：2004-11-30

申请号：US10290644

申请日：2002-11-08

申请人： Shih-Ming Chen ,  Kuo-Chiang Ting ,  Jen-Shiang Leu

发明人： Shih-Ming Chen ,  Kuo-Chiang Ting ,  Jen-Shiang Leu

IPC分类号： H01L218247

CPC分类号： H01L29/518 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/511

摘要： A floating gate structure and a method for forming a floating gate oxide layer comprising the following steps. A structure having a first dielectric layer formed thereover is provided. An oxide layer is formed over the first dielectric layer. A nitride layer is formed over the oxide layer. The nitride layer is patterned to form an opening exposing a portion of the oxide layer. A portion of the first dielectric layer is exposed by removing: the exposed portion of the oxide layer; and portions of the oxide layer underneath the patterned nitride layer adjacent to the opening to form respective undercuts. The exposed portion of the first dielectric layer is oxidized to form the floating gate oxide layer.

摘要翻译： 浮栅结构和形成浮栅氧化层的方法，包括以下步骤。 提供了一种其上形成有第一介电层的结构。 在第一电介质层上形成氧化物层。 在氧化物层上形成氮化物层。 图案化氮化物层以形成暴露氧化物层的一部分的开口。 第一电介质层的一部分通过去除：氧化物层的暴露部分而被暴露; 以及邻近开口的图案化氮化物层下面的氧化物层的部分，以形成相应的底切。 第一电介质层的暴露部分被氧化以形成浮栅氧化层。

公开(公告)号：US09368628B2

公开(公告)日：2016-06-14

申请号：US13542468

申请日：2012-07-05

申请人： Hou-Ju Li ,  Kao-Ting Lai ,  Kuo-Chiang Ting ,  Chi-Hsi Wu

发明人： Hou-Ju Li ,  Kao-Ting Lai ,  Kuo-Chiang Ting ,  Chi-Hsi Wu

IPC分类号： H01L29/49 ,  H01L29/78

CPC分类号： H01L29/7848 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/165 ,  H01L29/167 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7851

摘要： An integrated circuit device includes a fin having a gate area beneath a gate electrode structure, a source/drain region disposed beyond ends of the fin, and a first conformal layer formed around an embedded portion of the source/drain region. A vertical sidewall of the first conformal layer is oriented parallel to the gate area.

摘要翻译： 集成电路器件包括鳍状物，栅极电极结构下方具有栅极区域，设置在鳍状物的末端以外的源极/漏极区域以及围绕源极/漏极区域的嵌入部分形成的第一共形层。 第一共形层的垂直侧壁平行于栅极区域定向。

公开(公告)号：US20050056883A1

公开(公告)日：2005-03-17

申请号：US10975672

申请日：2004-10-28

申请人： Shih-Ming Chen ,  Kuo-Chiang Ting ,  Jen-Shiang Leu

发明人： Shih-Ming Chen ,  Kuo-Chiang Ting ,  Jen-Shiang Leu

IPC分类号： H01L21/28 ,  H01L29/423 ,  H01L29/51 ,  H01L29/788

CPC分类号： H01L29/518 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/511

摘要： A floating gate structure and a method for forming a floating gate oxide layer comprising the following steps. A structure having a first dielectric layer formed thereover is provided. An oxide layer is formed over the first dielectric layer. A nitride layer is formed over the oxide layer. The nitride layer is patterned to form an opening exposing a portion of the oxide layer. A portion of the first dielectric layer is exposed by removing: the exposed portion of the oxide layer; and portions of the oxide layer underneath the patterned nitride layer adjacent to the opening to form respective undercuts. The exposed portion of the first dielectric layer is oxidized to form the floating gate oxide layer.

摘要翻译： 浮栅结构和形成浮栅氧化层的方法，包括以下步骤。 提供了一种其上形成有第一介电层的结构。 在第一电介质层上形成氧化物层。 在氧化物层上形成氮化物层。 图案化氮化物层以形成暴露氧化物层的一部分的开口。 第一电介质层的一部分通过去除：氧化物层的暴露部分而被暴露; 以及邻近开口的图案化氮化物层下面的氧化物层的部分，以形成相应的底切。 第一电介质层的暴露部分被氧化以形成浮栅氧化层。

公开(公告)号：US08697515B2

公开(公告)日：2014-04-15

申请号：US13490108

申请日：2012-06-06

申请人： Joanna Chaw Yane Yin ,  Chi-Hsi Wu ,  Kuo-Chiang Ting ,  Kuang-Hsin Chen

发明人： Joanna Chaw Yane Yin ,  Chi-Hsi Wu ,  Kuo-Chiang Ting ,  Kuang-Hsin Chen

IPC分类号： H01L21/336 ,  H01L21/8234 ,  H01L21/84 ,  H01L29/66 ,  H01L27/088

CPC分类号： H01L21/823481 ,  H01L21/76224 ,  H01L21/76229 ,  H01L21/76232 ,  H01L21/823431 ,  H01L21/823821 ,  H01L21/823878 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/6681

摘要： The present disclosure provides many different embodiments of fabricating a FinFET device that provide one or more improvements over the prior art. In one embodiment, a method of fabricating a FinFET includes providing a semiconductor substrate and a plurality of dummy fins and active fins on the semiconductor substrate. A predetermined group of dummy fins is removed.

摘要翻译： 本公开提供了制造FinFET器件的许多不同实施例，其提供了超过现有技术的一个或多个改进。 在一个实施例中，制造FinFET的方法包括在半导体衬底上提供半导体衬底和多个虚拟鳍片和活动鳍片。 去除预定组的虚拟翅片。

公开(公告)号：US20140008736A1

公开(公告)日：2014-01-09

申请号：US13542468

申请日：2012-07-05

申请人： Hou-Ju Li ,  Kao-Ting Lai ,  Kuo-Chiang Ting ,  Chi-Hsi Wu

发明人： Hou-Ju Li ,  Kao-Ting Lai ,  Kuo-Chiang Ting ,  Chi-Hsi Wu

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7848 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/165 ,  H01L29/167 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7851

摘要： An integrated circuit device includes a fin having a gate area beneath a gate electrode structure, a source/drain region disposed beyond ends of the fin, and a first conformal layer formed around an embedded portion of the source/drain region. A vertical sidewall of the first conformal layer is oriented parallel to the gate area.

摘要翻译： 集成电路器件包括鳍状物，栅极电极结构下方具有栅极区域，设置在鳍状物的末端以外的源极/漏极区域以及围绕源极/漏极区域的嵌入部分形成的第一共形层。 第一共形层的垂直侧壁平行于栅极区域定向。

公开(公告)号：US20130334606A1

公开(公告)日：2013-12-19

申请号：US13525050

申请日：2012-06-15

申请人： Chun-Liang Shen ,  Kuo-Ching Tsai ,  Hou-Ju Li ,  Chun-Sheng Liang ,  Kao-Ting Lai ,  Kuo-Chiang Ting ,  Chi-Hsi Wu

发明人： Chun-Liang Shen ,  Kuo-Ching Tsai ,  Hou-Ju Li ,  Chun-Sheng Liang ,  Kao-Ting Lai ,  Kuo-Chiang Ting ,  Chi-Hsi Wu

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/1054 ,  H01L29/66818 ,  H01L29/7853 ,  H01L29/7854

摘要： An integrated circuit device includes a fin at least partially embedded in a shallow trench isolation (STI) region and extending between a source and a drain. The fin is formed from a first semiconductor material and having a trimmed portion between first and second end portions. A cap layer, which is formed from a second semiconductor material, is disposed over the trimmed portion of the fin to form a high mobility channel. A gate electrode structure is formed over the high mobility channel and between the first and second end portions.

摘要翻译： 集成电路器件包括至少部分地嵌入在浅沟槽隔离（STI）区域中并且在源极和漏极之间延伸的翅片。 翅片由第一半导体材料形成，并且在第一和第二端部之间具有修剪部分。 由第二半导体材料形成的盖层设置在翅片的修剪部分之上以形成高迁移率通道。 栅电极结构形成在高迁移率通道上，并在第一和第二端部之间。