公开(公告)号：US5956618A

公开(公告)日：1999-09-21

申请号：US828155

申请日：1997-03-27

申请人： Chun-Ting Liu ,  Kuo-Hua Lee ,  Ruichen Liu

发明人： Chun-Ting Liu ,  Kuo-Hua Lee ,  Ruichen Liu

IPC分类号： H01L21/3205 ,  H01L21/768 ,  H01L23/52 ,  H01L21/027 ,  H01L21/304

CPC分类号： H01L21/76838 ,  Y10S438/942

摘要： A method for fabricating a multi-level integrated circuit is disclosed which utilizes a grid pattern from which portions corresponding to the metal layer are selectively removed to form a mask which is subsequently used to deposit dummy features in the open areas between metal lines, thereby to allow the deposition of a substantially planar dielectric surface over the metal layers and dummy features.

摘要翻译： 公开了一种用于制造多电平集成电路的方法，其利用网格图案，从其中选择性地去除与金属层相对应的部分以形成掩模，其随后用于在金属线之间的开放区域中沉积虚拟特征，从而 允许在金属层和虚拟特征上沉积基本上平面的电介质表面。

公开(公告)号：US5656822A

公开(公告)日：1997-08-12

申请号：US520087

申请日：1995-08-28

申请人： Kuo-Hua Lee ,  Chun-Ting Liu

发明人： Kuo-Hua Lee ,  Chun-Ting Liu

IPC分类号： H01L29/423 ,  H01L29/786 ,  H01L29/04 ,  H01L31/036 ,  H01L31/0376 ,  H01L31/20

CPC分类号： H01L29/78696 ,  H01L29/42384

摘要： The longitudinal edges of the overlying channel layer of a thin-film transistor are substantially aligned with the longitudinal edges of the underlying polysilicon gate layer. As a result of this line-on-line arrangement of the channel and gate layers, integration area is minimized so that optimum integration density is achieved. Source-to-drain on current is increased as the result of the increased channel width gained from the sidewall section of the polysilicon gate, which may occur as a result of the permissible lateral extension of the body (channel) layer over one longitudinal edge of the channel gate layer due to a misalignment in lithography or processing delta.

摘要翻译： 薄膜晶体管的上覆通道层的纵向边缘基本上与下面的多晶硅栅极层的纵向边缘对准。 作为通道和栅极层的在线布置的结果，集成区域被最小化，从而实现最佳的集成密度。 由于从多晶硅栅极的侧壁部分增加的沟道宽度的结果，源极到漏极电流增加，这可能由于主体（沟道）层在一个纵向边缘上的允许的横向延伸 由于光刻或处理三角形中的未对准而导致的沟道栅极层。

公开(公告)号：US5438006A

公开(公告)日：1995-08-01

申请号：US176600

申请日：1994-01-03

申请人： Chorng-Ping Chang ,  Kuo-Hua Lee ,  Chun-Ting Liu ,  Ruichen Liu

发明人： Chorng-Ping Chang ,  Kuo-Hua Lee ,  Chun-Ting Liu ,  Ruichen Liu

IPC分类号： H01L21/8234 ,  H01L21/28 ,  H01L27/088 ,  H01L21/8232

CPC分类号： H01L21/28123 ,  Y10S148/105

摘要： An integrated circuit device having reduced-height gate stack is fabricated by using a patterned oxide hard mask to pattern the underlying metal layer. The oxide mask is removed and the patterned metal is subsequently used as a mask to etch the polysilicon layer.

摘要翻译： 通过使用图案化的氧化物硬掩模对下面的金属层进行图案来制造具有降低栅极叠层的集成电路器件。 去除氧化物掩模，随后使用图案化的金属作为掩模来蚀刻多晶硅层。

公开(公告)号：US5420058A

公开(公告)日：1995-05-30

申请号：US160600

申请日：1993-12-01

申请人： Kuo-Hua Lee ,  Chun-Ting Liu ,  Ruichen Liu

发明人： Kuo-Hua Lee ,  Chun-Ting Liu ,  Ruichen Liu

IPC分类号： H01L23/522 ,  H01L21/225 ,  H01L21/336 ,  H01L21/768 ,  H01L29/08 ,  H01L29/45 ,  H01L29/78

CPC分类号： H01L29/66575 ,  H01L21/2257 ,  H01L29/0847 ,  H01L29/456

摘要： A field effect transistor is fabricated with an ion implanted silicide layer and a conducting diffusion barrier pad layer that acts as a diffusion mask. The dopants from the silicide layer are diffused into the substrate to form shallow source/drain regions.

摘要翻译： 用离子注入硅化物层和用作扩散掩模的导电扩散阻挡层层制造场效应晶体管。 来自硅化物层的掺杂剂扩散到衬底中以形成浅的源极/漏极区域。

公开(公告)号：US5625200A

公开(公告)日：1997-04-29

申请号：US572196

申请日：1995-12-14

申请人： Kuo-Hua Lee ,  Chun-Ting Liu

发明人： Kuo-Hua Lee ,  Chun-Ting Liu

IPC分类号： H01L21/8238 ,  H01L27/092 ,  H01L27/11 ,  H01L29/786

CPC分类号： H01L27/1108 ,  Y10S257/903 ,  Y10S257/904

摘要： A complementary device consisting of a PMOS TFT transistor and an NMOS FET transistor uses a conducting layer to shunt drain regions of the transistors to eliminate any detrimental diode or p-n junction effects. The use of the conducting layer significantly improves the current drive capabilities of the PMOS TFT when the complementary device is used to design SRAM cells with NMOS pull-down transistors.

摘要翻译： 由PMOS TFT晶体管和NMOS FET晶体管构成的互补器件使用导电层来分流晶体管的漏极区以消除任何有害的二极管或p-n结效应。 当使用互补器件来设计具有NMOS下拉晶体管的SRAM单元时，使用导电层可显着提高PMOS TFT的电流驱动能力。

公开(公告)号：US5521861A

公开(公告)日：1996-05-28

申请号：US326575

申请日：1994-10-20

申请人： Kuo-Hua Lee ,  Chun-Ting Liu

发明人： Kuo-Hua Lee ,  Chun-Ting Liu

IPC分类号： G11C11/412 ,  H01L21/8242 ,  H01L21/8244 ,  H01L27/108 ,  H01L27/11 ,  G11C11/00

CPC分类号： H01L27/1104 ,  G11C11/412 ,  H01L27/1108 ,  Y10S257/903

摘要： A six-transistor SRAM of a high-density memory comprises two thin-film n-channel pull-down transistors and four conventional p-channel load and access transistors. As embodied in a semiconductor chip, the cell is simpler than priorly known six-transistor cells and is relatively immune from the deleterious effects of sodium ions and hot-carrier aging.

摘要翻译： 高密度存储器的六晶体管SRAM包括两个薄膜n沟道下拉晶体管和四个常规的p沟道负载和存取晶体管。 如体现在半导体芯片中，电池比先前已知的六晶体管电池简单，并且相对地免受钠离子和热载体老化的有害影响。

公开(公告)号：US5395787A

公开(公告)日：1995-03-07

申请号：US160701

申请日：1993-12-01

申请人： Kuo-Hua Lee ,  Chun-Ting Liu ,  Ruichen Liu

发明人： Kuo-Hua Lee ,  Chun-Ting Liu ,  Ruichen Liu

IPC分类号： H01L29/78 ,  H01L21/265 ,  H01L21/8238 ,  H01L27/092

CPC分类号： H01L21/823814

摘要： Shallow junctions n- and p-channel field effect transistors are formed with a single ion implant into a conformal tungsten silicide layer. Although phosphorous and boron are implanted into the same silicide regions, the phosphorous prevents the boron from outdiffusing.

摘要翻译： 浅连接n沟道场效应晶体管和p沟道场效应晶体管由单个离子注入形成为保形硅化钨层。 虽然磷和硼被注入到相同的硅化物区域中，但磷防止硼向外扩散。

公开(公告)号：US5407859A

公开(公告)日：1995-04-18

申请号：US159897

申请日：1993-12-01

申请人： Kuo-Hua Lee ,  Chun-Ting Liu ,  Ruichen Liu

发明人： Kuo-Hua Lee ,  Chun-Ting Liu ,  Ruichen Liu

IPC分类号： H01L21/336 ,  H01L21/768 ,  H01L29/78 ,  H01L21/44

CPC分类号： H01L29/66575 ,  H01L21/76895

摘要： A field effect transistor is fabricated with a window pad layer that is patterned using a patterned dielectric with sublithographic spacing as an etch mask. Desirable attributes of the transistor include small junction capacitance.

摘要翻译： 制造场效应晶体管，其具有使用具有亚光刻间隔的图案化电介质作为蚀刻掩模来图案化的窗口焊盘层。 晶体管的理想属性包括小结电容。

公开(公告)号：US20120001957A1

公开(公告)日：2012-01-05

申请号：US13172844

申请日：2011-06-30

申请人： Chun-Ting Liu ,  Hsu-Ping Tseng ,  Chi-Mao Hung ,  Wei-Min Sun ,  Wen-Pin Chiu ,  Pei-Lin Tien ,  Yan-Liang Wu ,  Ying Hua Hsu

发明人： Chun-Ting Liu ,  Hsu-Ping Tseng ,  Chi-Mao Hung ,  Wei-Min Sun ,  Wen-Pin Chiu ,  Pei-Lin Tien ,  Yan-Liang Wu ,  Ying Hua Hsu

IPC分类号： G09G5/10 ,  G09G3/34

CPC分类号： G09G3/344 ,  G09G3/2044 ,  G09G2360/16

摘要： An electrophoretic display and a driving method thereof are provided. The electrophoretic display includes a display panel, a storage unit and a timing controller. The display panel has a plurality of sub pixels. The storage unit stores a plurality of sets of multiple-grayscale driving waveforms, in which the driving voltage scales of driving waveforms corresponding to a same grayscale in the sets of multiple-grayscale driving waveforms are different from each other. The timing controller is coupled to the storage unit and the display panel and receives an image signal, and when the image signal transmits a multiple-grayscale frame, the timing controller sequentially adopts the sets of multiple-grayscale driving waveforms to drive the sub pixels.

摘要翻译： 提供电泳显示器及其驱动方法。 电泳显示器包括显示面板，存储单元和定时控制器。 显示面板具有多个子像素。 存储单元存储多组多灰阶驱动波形，其中在多个灰度级驱动波形的集合中对应于相同灰度的驱动波形的驱动电压标度彼此不同。 定时控制器耦合到存储单元和显示面板并接收图像信号，并且当图像信号发送多灰阶帧时，定时控制器顺序地采用多个灰阶驱动波形的集合来驱动子像素。

公开(公告)号：US07595249B2

公开(公告)日：2009-09-29

申请号：US12286239

申请日：2008-09-29

申请人： Young-Kai Chen ,  Lay-Lay Chua ,  Vincent Etienne Houtsma ,  Rose Fasano Kopf ,  Andreas Leven ,  Chun-Ting Liu ,  Wei-Jer Sung ,  Yang Yang

发明人： Young-Kai Chen ,  Lay-Lay Chua ,  Vincent Etienne Houtsma ,  Rose Fasano Kopf ,  Andreas Leven ,  Chun-Ting Liu ,  Wei-Jer Sung ,  Yang Yang

IPC分类号： H01L21/331 ,  H01L21/8222

CPC分类号： H01L29/66318 ,  H01L29/7371

摘要： A method for fabricating a bipolar transistor includes forming a vertical sequence of semiconductor layers, forming an implant mask on the last formed semiconductor layer, and implanting dopant ions into a portion of one or more of the semiconductor layers. The sequence of semiconductor layers includes a collector layer, a base layer that is in contact with the collector layer, and an emitter layer that is in contact with the base layer. The implanting uses a process in which the implant mask stops dopant ions from penetrating into a portion of the sequence of layers.

摘要翻译： 一种用于制造双极晶体管的方法，包括形成垂直的半导体层序列，在最后形成的半导体层上形成注入掩模，以及将掺杂离子注入到一个或多个半导体层的一部分中。 半导体层的序列包括集电极层，与集电极层接触的基极层和与基极层接触的发射极层。 植入使用其中植入掩模阻止掺杂剂离子渗入层序列的一部分的过程。