公开(公告)号：US07544602B2

公开(公告)日：2009-06-09

申请号：US11693033

申请日：2007-03-29

申请人： Lawrence A. Clevenger ,  Matthew E. Colburn ,  William F. Landers ,  Wai-Kin Li

发明人： Lawrence A. Clevenger ,  Matthew E. Colburn ,  William F. Landers ,  Wai-Kin Li

IPC分类号： H01L23/522

CPC分类号： H01L21/76808 ,  H01L21/7682 ,  H01L23/5222 ,  H01L23/53295 ,  H01L23/562 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit design and a method of fabrication and, more particularly, a semiconductor structure having an ultra narrow crack stop for use in multilevel level devices and a method of making the same. The structure includes a first dielectric layer having a first connection connecting to an underlying interconnect and a second dielectric layer having a second connection connecting to the first connection. A stop gap structure extends through the first dielectric layer and the second dielectric layer, and has a width of about less than 1 um.

摘要翻译： 一种集成电路设计和制造方法，更具体地说，具有用于多电平电平装置的超窄裂缝停止的半导体结构及其制造方法。 该结构包括具有连接到底层互连的第一连接的第一介电层和具有连接到第一连接的第二连接的第二介电层。 止挡间隙结构延伸穿过第一介电层和第二介电层，并且具有大约小于1μm的宽度。

公开(公告)号：US20080237868A1

公开(公告)日：2008-10-02

申请号：US11693033

申请日：2007-03-29

申请人： Lawrence A. Clevenger ,  Matthew E. Colburn ,  William F. Landers ,  Wai-Kin LI

发明人： Lawrence A. Clevenger ,  Matthew E. Colburn ,  William F. Landers ,  Wai-Kin LI

IPC分类号： H01L23/48 ,  H01L21/4763

CPC分类号： H01L21/76808 ,  H01L21/7682 ,  H01L23/5222 ,  H01L23/53295 ,  H01L23/562 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit design and a method of fabrication and, more particularly, a semiconductor structure having an ultra narrow crack stop for use in multilevel level devices and a method of making the same. The structure includes a first dielectric layer having a first connection connecting to an underlying interconnect and a second dielectric layer having a second connection connecting to the first connection. A stop gap structure extends through the first dielectric layer and the second dielectric layer, and has a width of about less than 1 um.

摘要翻译： 一种集成电路设计和制造方法，更具体地说，具有用于多电平电平装置的超窄裂缝停止的半导体结构及其制造方法。 该结构包括具有连接到底层互连的第一连接的第一介电层和具有连接到第一连接的第二连接的第二介电层。 止挡间隙结构延伸穿过第一介电层和第二介电层，并且具有大约小于1μm的宽度。

公开(公告)号：US08546961B2

公开(公告)日：2013-10-01

申请号：US12987202

申请日：2011-01-10

申请人： Mukta G. Farooq ,  Troy L. Graves-Abe ,  Robert Hannon ,  Emily R. Kinser ,  William F. Landers ,  Kevin S. Petrarca ,  Richard P. Volant ,  Kevin R. Winstel

发明人： Mukta G. Farooq ,  Troy L. Graves-Abe ,  Robert Hannon ,  Emily R. Kinser ,  William F. Landers ,  Kevin S. Petrarca ,  Richard P. Volant ,  Kevin R. Winstel

IPC分类号： H01L23/544 ,  H01L21/02

CPC分类号： H01L21/76898 ,  H01L21/8221 ,  H01L23/544 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L2223/54426 ,  H01L2224/29187 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/8385 ,  H01L2224/83896 ,  H01L2224/9202 ,  H01L2224/94 ,  H01L2225/06541 ,  H01L2225/06593 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2224/83

摘要： Disclosed are a structure including alignment marks and a method of forming alignment marks in three dimensional (3D) structures. The method includes forming apertures in a first surface of a first semiconductor substrate; joining the first surface of the first semiconductor substrate to a first surface of a second semiconductor substrate; thinning the first semiconductor on a second surface of the first semiconductor substrate to provide optical contrast between the apertures and the first semiconductor substrate; and aligning a feature on the second surface of the first semiconductor substrate using the apertures as at least one alignment mark.

摘要翻译： 公开了包括对准标记的结构和在三维（3D）结构中形成对准标记的方法）。 该方法包括在第一半导体衬底的第一表面中形成孔; 将第一半导体衬底的第一表面接合到第二半导体衬底的第一表面; 在第一半导体衬底的第二表面上使第一半导体薄化以提供孔和第一半导体衬底之间的光学对比度; 以及使用所述孔将所述第一半导体衬底的所述第二表面上的特征对准为至少一个对准标记。

公开(公告)号：US07863183B2

公开(公告)日：2011-01-04

申请号：US11306983

申请日：2006-01-18

申请人： Timothy H. Daubenspeck ,  William F. Landers ,  Donna S. Zupanski-Nielsen

发明人： Timothy H. Daubenspeck ,  William F. Landers ,  Donna S. Zupanski-Nielsen

IPC分类号： H01L21/4763

CPC分类号： H01L21/288 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0401 ,  H01L2224/05147 ,  H01L2224/05575 ,  H01L2224/05599 ,  H01L2224/1148 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/01015

摘要： The present invention relates to a method for fabricating a semiconductor device with a last level copper-to-C4 connection that is essentially free of aluminum. Specifically, the last level copper-to-C4 connection comprises an interfacial cap structure containing CoWP, NiMoP, NiMoB, NiReP, NiWP, and combinations thereof. Preferably, the interfacial cap structure comprises at least one CoWP layer. Such a CoWP layer can be readily formed over a last level copper interconnect by a selective electroless plating process.

摘要翻译： 本发明涉及一种用于制造具有基本上不含铝的最后一级铜对C4连接的半导体器件的方法。 具体地说，最后一级的铜对C4连接包括含有CoWP，NiMoP，NiMoB，NiReP，NiWP及其组合的界面盖结构。 优选地，界面帽结构包括至少一个CoWP层。 这种CoWP层可以通过选择性无电镀方法容易地在最后一级铜互连上形成。

公开(公告)号：US07098676B2

公开(公告)日：2006-08-29

申请号：US10338931

申请日：2003-01-08

申请人： William F. Landers ,  Thomas M. Shaw ,  Diana Llera-Hurlburt ,  Scott W. Crowder ,  Vincent J. McGahay ,  Sandra G. Malhotra ,  Charles R. Davis ,  Ronald D. Goldblatt ,  Brett H. Engel

发明人： William F. Landers ,  Thomas M. Shaw ,  Diana Llera-Hurlburt ,  Scott W. Crowder ,  Vincent J. McGahay ,  Sandra G. Malhotra ,  Charles R. Davis ,  Ronald D. Goldblatt ,  Brett H. Engel

IPC分类号： G01R27/08 ,  G01R31/26 ,  H01L31/07 ,  H01L23/58

CPC分类号： H01L23/585 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

摘要： An on-chip redundant crack termination barrier structure, or crackstop, provides a barrier for preventing defects, cracks, delaminations, and moisture/oxidation contaminants from reaching active circuit regions. Conductive materials in the barrier structure design permits wiring the barriers out to contact pads and device pins for coupling a monitor device to the chip for monitoring barrier integrity.

摘要翻译： 片上冗余裂纹终止阻挡结构或裂缝挡板为防止缺陷，裂纹，脱层和水分/氧化污染物到达有源电路区域提供了屏障。 阻挡结构设计中的导电材料允许将屏障布线到接触垫和器件引脚上，用于将监测器件耦合到芯片以监测屏障完整性。

公开(公告)号：US06296717B1

公开(公告)日：2001-10-02

申请号：US09330657

申请日：1999-06-11

申请人： Adam D. Ticknor ,  Karl E. Boggs ,  Kenneth M. Davis ,  William F. Landers ,  Michael L. Passow

发明人： Adam D. Ticknor ,  Karl E. Boggs ,  Kenneth M. Davis ,  William F. Landers ,  Michael L. Passow

IPC分类号： C23G136

CPC分类号： B24B37/042 ,  H01L21/30625

摘要： An in-situ method for regenerating a chemical-mechanical polishing pad which includes the steps of: forming the polishing pad by dispensing liquid moldable material, such as wax, polymers or water, on a polishing surface and solidifying the liquid material by reducing the temperature, allowing the moldable material to harden; distributing slurry material on the polishing pad; polishing the surface of a semiconductor wafer with a combination of the slurry material and the polishing pad; and regenerating in-situ the polishing pad. This method quickly, easily and repeatably, resurfaces and refreshes the surface on which the a semiconductor wafer is polished. The polishing pad may also include abrasives embedded therein to enhance its polishing capabilities.

摘要翻译： 一种用于再生化学机械抛光垫的原位方法，其包括以下步骤：通过在抛光表面上分配液体可模制材料（例如蜡，聚合物或水）形成抛光垫，并通过降低温度来固化液体材料 ，使可模塑材料硬化; 在抛光垫上分配浆料; 用浆料和抛光垫的组合抛光半导体晶片的表面; 并原位再生抛光垫。 该方法快速，容易和重复地重现和刷新其上抛光半导体晶片的表面。 抛光垫还可以包括嵌入其中的磨料以增强其抛光能力。

公开(公告)号：US6102776A

公开(公告)日：2000-08-15

申请号：US225597

申请日：1999-01-06

申请人： Karl E. Boggs ,  Kenneth M. Davis ,  William F. Landers ,  Robert M. Merkling, Jr. ,  Michael L. Passow ,  Jeremy K. Stephens

发明人： Karl E. Boggs ,  Kenneth M. Davis ,  William F. Landers ,  Robert M. Merkling, Jr. ,  Michael L. Passow ,  Jeremy K. Stephens

IPC分类号： B24B37/013 ,  B24B49/04 ,  B24B49/10 ,  B24B49/00 ,  B24B51/00

CPC分类号： B24B37/013 ,  B24B49/04 ,  B24B49/10

摘要： A system for polishing a surface. The surface is positioned in contact with a rotating table having a polishing slurry or compound applied to a table surface. The pattern formed in the polishing compound as the table is rotated is monitored, and when the pattern dimensions reach a predetermined size, indicating a polished end point, the polisher ends polishing.

摘要翻译： 用于抛光表面的系统。 表面定位成与具有施加到台面的抛光浆料或化合物的旋转台接触。 监视在作为工作台的抛光组合物中形成的图案旋转，并且当图案尺寸达到预定尺寸时，指示抛光的终点，抛光机结束抛光。

公开(公告)号：US20120175789A1

公开(公告)日：2012-07-12

申请号：US12987202

申请日：2011-01-10

申请人： Mukta G. Farooq ,  Troy L. Graves-Abe ,  Robert Hannon ,  Emily R. Kinser ,  William F. Landers ,  Kevin S. Patrarca ,  Richard P. Volant ,  Kevin R. Winstel

发明人： Mukta G. Farooq ,  Troy L. Graves-Abe ,  Robert Hannon ,  Emily R. Kinser ,  William F. Landers ,  Kevin S. Patrarca ,  Richard P. Volant ,  Kevin R. Winstel

IPC分类号： H01L23/544 ,  H01L21/02

CPC分类号： H01L21/76898 ,  H01L21/8221 ,  H01L23/544 ,  H01L24/83 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L2223/54426 ,  H01L2224/29187 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/8385 ,  H01L2224/83896 ,  H01L2224/9202 ,  H01L2224/94 ,  H01L2225/06541 ,  H01L2225/06593 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2224/83

摘要： Disclosed are a structure including alignment marks and a method of forming alignment marks in three dimensional (3D) structures. The method includes forming apertures in a first surface of a first semiconductor substrate; joining the first surface of the first semiconductor substrate to a first surface of a second semiconductor substrate; thinning the first semiconductor on a second surface of the first semiconductor substrate to provide optical contrast between the apertures and the first semiconductor substrate; and aligning a feature on the second surface of the first semiconductor substrate using the apertures as at least one alignment mark.

摘要翻译： 公开了包括对准标记的结构和在三维（3D）结构中形成对准标记的方法）。 该方法包括在第一半导体衬底的第一表面中形成孔; 将第一半导体衬底的第一表面接合到第二半导体衬底的第一表面; 在第一半导体衬底的第二表面上使第一半导体薄化以提供孔和第一半导体衬底之间的光学对比度; 以及使用所述孔将所述第一半导体衬底的所述第二表面上的特征对准为至少一个对准标记。

公开(公告)号：US06815346B2

公开(公告)日：2004-11-09

申请号：US10437208

申请日：2003-05-13

申请人： Charles R. Davis ,  David L. Hawken ,  Dae Young Jung ,  William F. Landers ,  David L. Questad

发明人： Charles R. Davis ,  David L. Hawken ,  Dae Young Jung ,  William F. Landers ,  David L. Questad

IPC分类号： H01L2144

CPC分类号： H01L22/32 ,  H01L23/5226 ,  H01L23/5329 ,  H01L24/05 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05096 ,  H01L2224/05554 ,  H01L2224/06131 ,  H01L2224/06155 ,  H01L2924/12044

摘要： A mesh-like reinforcing structure to inhibit delamination and cracking is fabricated in a multilayer semiconductor device using low-k dielectric materials and copper-based metallurgy. The mesh-like interconnection structure comprises conductive pads interconnected by conductive lines at each wiring level with each pad conductively connected to its adjacent pad at the next wiring level by a plurality of conductive vias. The conductive pads, lines and vias are fabricated during the normal BEOL wiring level integration process. The reinforcing structure provides both vertical and horizontal reinforcement and may be fabricated on the periphery of the active device region or within open regions of the device that are susceptible to delamination and cracking.

摘要翻译： 在使用低k介电材料和铜基冶金的多层半导体器件中制造用于抑制分层和破裂的网状增强结构。 网状互连结构包括在每个布线层处由导线互连的导电焊盘，每个焊盘通过多个导电通孔在下一个布线电平下与其相邻的焊盘导电连接。 导电焊盘，线路和通孔在正常的BEOL布线级整合过程中制造。 加强结构提供垂直和水平加强件，并且可以在活动装置区域的周边或在易于分层和破裂的装置的开放区域内制造。

公开(公告)号：US06325696B1

公开(公告)日：2001-12-04

申请号：US09395393

申请日：1999-09-13

申请人： Karl E. Boggs ,  Kenneth M. Davis ,  William F. Landers ,  Michael F. Lofaro ,  Adam D. Ticknor ,  Ronald D. Fiege

发明人： Karl E. Boggs ,  Kenneth M. Davis ,  William F. Landers ,  Michael F. Lofaro ,  Adam D. Ticknor ,  Ronald D. Fiege

IPC分类号： B24B4900

CPC分类号： B24B37/30 ,  B24B37/32 ,  B24B49/12 ,  B24B49/16

摘要： A chemical-mechanical polishing (CMP) control system controls distribution of pressure across the backside of a semiconductor wafer being polished. The system includes a CMP apparatus having a carrier for supporting a semiconductor wafer. The carrier includes a plurality of dual function piezoelectric actuators. The actuators sense pressure variations across the semiconductor wafer and are individually controllable. A control is connected to the actuators for monitoring sensed pressure variations and controlling the actuators to provide a controlled pressure distribution across the semiconductor wafer.

摘要翻译： 化学机械抛光（CMP）控制系统控制正在抛光的半导体晶片背面的压力分布。 该系统包括具有用于支撑半导体晶片的载体的CMP装置。 载体包括多个双功能压电致动器。 致动器感测半导体晶片上的压力变化，并且可以单独控制。 控制器连接到致动器，用于监测感测的压力变化并控制致动器以提供横跨半导体晶片的受控压力分布。