利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

125 条记录 (耗时 0.027 秒)

    BAD BLOCK MANAGEMENT MECHANISM
    2.
    发明申请
    BAD BLOCK MANAGEMENT MECHANISM 有权
    边框管理机制

    公开(公告)号：US20140006848A1

    公开(公告)日：2014-01-02

    申请号：US13537969

    申请日：2012-06-29

    申请人： RAJ K. RAMANUJAN ,  Glenn J. Hinton ,  David J. Zimmerman

    发明人： RAJ K. RAMANUJAN ,  Glenn J. Hinton ,  David J. Zimmerman

    IPC分类号： G11B20/18

    CPC分类号： G11B20/1883 ,  G11C29/82 ,  G11C29/886

    摘要： A system includes a non-volatile random access memory (NVRAM) device and controller logic that detects a bad block within the device, retires the bad block and replaces the bad block with a replacement block by assigning the address of the bad block to the replacement block.

    摘要翻译： 一种系统包括非易失性随机存取存储器（NVRAM）装置和控制器逻辑，用于检测装置内的坏块，通过将坏块的地址分配给替换来退出坏块并用替换块替换坏块 块。

    APPARATUS AND METHOD FOR IMPLEMENTING A MULTI-LEVEL MEMORY HIERARCHY HAVING DIFFERENT OPERATING MODES
    4.
    发明申请
    APPARATUS AND METHOD FOR IMPLEMENTING A MULTI-LEVEL MEMORY HIERARCHY HAVING DIFFERENT OPERATING MODES 有权
    用于实现具有不同操作模式的多级记忆层次的装置和方法

    公开(公告)号：US20130268728A1

    公开(公告)日：2013-10-10

    申请号：US13994731

    申请日：2011-09-30

    申请人： Raj K. Ramanujan ,  Rajat Agarwal ,  Glenn J. Hinton

    发明人： Raj K. Ramanujan ,  Rajat Agarwal ,  Glenn J. Hinton

    IPC分类号： G06F12/08

    CPC分类号： G06F12/0811 ,  G06F12/0246 ,  G06F12/0806 ,  G06F12/0808 ,  G06F12/0815 ,  G06F12/0888 ,  G06F12/0893 ,  G06F2212/205 ,  G06F2212/283 ,  G06F2212/6046 ,  G06F2212/621 ,  G06F2212/7201 ,  G11C7/1045 ,  G11C7/1072 ,  G11C13/0004 ,  G11C14/0045

    摘要： A system and method are described for integrating a memory and storage hierarchy including a non-volatile memory tier within a computer system. In one embodiment, PCMS memory devices are used as one tier in the hierarchy, sometimes referred to as “far memory.” Higher performance memory devices such as DRAM placed in front of the far memory and are used to mask some of the performance limitations of the far memory. These higher performance memory devices are referred to as “near memory.” In one embodiment, the “near memory” is configured to operate in a plurality of different modes of operation including (but not limited to) a first mode in which the near memory operates as a memory cache for the far memory and a second mode in which the near memory is allocated a first address range of a system address space with the far memory being allocated a second address range of the system address space, wherein the first range and second range represent the entire system address space.

    摘要翻译： 描述了用于集成包括计算机系统内的非易失性存储器层的存储器和存储层级的系统和方法。 在一个实施例中，PCMS存储器件被用作层次结构中的一个层，有时被称为“远存储器”。 更高性能的存储器件，例如放置在远存储器之前的DRAM，并用于掩盖远存储器的一些性能限制。 这些更高性能的存储器件被称为“接近存储器”。 在一个实施例中，“近存储器”被配置为以多种不同的操作模式操作，包括（但不限于）其中近端存储器作为远存储器的存储器高速缓存操作的第一模式，以及第二模式 其中所述近存储器被分配有系统地址空间的第一地址范围，所述远存储器被分配了所述系统地址空间的第二地址范围，其中所述第一范围和第二范围表示整个系统地址空间。

    Apparatus and method for implementing a multi-level memory hierarchy having different operating modes
    5.
    发明授权
    Apparatus and method for implementing a multi-level memory hierarchy having different operating modes 有权
    用于实现具有不同操作模式的多级存储器层级的装置和方法

    公开(公告)号：US09378142B2

    公开(公告)日：2016-06-28

    申请号：US13994731

    申请日：2011-09-30

    申请人： Raj K. Ramanujan ,  Rajat Agarwal ,  Glenn J. Hinton

    发明人： Raj K. Ramanujan ,  Rajat Agarwal ,  Glenn J. Hinton

    IPC分类号： G06F12/00 ,  G06F12/08 ,  G06F12/02 ,  G11C7/10 ,  G11C13/00

    CPC分类号： G06F12/0811 ,  G06F12/0246 ,  G06F12/0806 ,  G06F12/0808 ,  G06F12/0815 ,  G06F12/0888 ,  G06F12/0893 ,  G06F2212/205 ,  G06F2212/283 ,  G06F2212/6046 ,  G06F2212/621 ,  G06F2212/7201 ,  G11C7/1045 ,  G11C7/1072 ,  G11C13/0004 ,  G11C14/0045

    摘要： A system and method are described for integrating a memory and storage hierarchy including a non-volatile memory tier within a computer system. In one embodiment, PCMS memory devices are used as one tier in the hierarchy, sometimes referred to as “far memory.” Higher performance memory devices such as DRAM placed in front of the far memory and are used to mask some of the performance limitations of the far memory. These higher performance memory devices are referred to as “near memory.” In one embodiment, the “near memory” is configured to operate in a plurality of different modes of operation including (but not limited to) a first mode in which the near memory operates as a memory cache for the far memory and a second mode in which the near memory is allocated a first address range of a system address space with the far memory being allocated a second address range of the system address space, wherein the first range and second range represent the entire system address space.

    摘要翻译： 描述了用于集成包括计算机系统内的非易失性存储器层的存储器和存储层级的系统和方法。 在一个实施例中，PCMS存储器件被用作层次结构中的一层，有时被称为“远存储器”。更高性能的存储器件例如放置在远存储器之前的DRAM，并用于掩盖某些性能限制 远记忆 这些更高性能的存储器件被称为“近存储器”。在一个实施例中，“近端存储器”被配置为以多种不同的操作模式操作，包括（但不限于）第一模式，其中近端存储器 作为远存储器的存储器高速缓冲存储器和第二模式，其中近距离存储器被分配有系统地址空间的第一地址范围，远处存储器被分配系统地址空间的第二地址范围，其中第一范围和 第二个范围代表整个系统地址空间。

    TWO-LEVEL SYSTEM MAIN MEMORY
    6.
    发明申请
    TWO-LEVEL SYSTEM MAIN MEMORY 审中-公开
    两级系统主要内存

    公开(公告)号：US20140351660A1

    公开(公告)日：2014-11-27

    申请号：US14105708

    申请日：2013-12-13

    申请人： Eric J. DAHLEN ,  Glenn J. Hinton ,  Raj K. Ramanujan

    发明人： Eric J. DAHLEN ,  Glenn J. Hinton ,  Raj K. Ramanujan

    IPC分类号： G11C14/00 ,  G06F11/07 ,  G06F12/02

    CPC分类号： G06F3/0611 ,  G06F3/0647 ,  G06F3/0685 ,  G06F11/0766 ,  G06F12/0246 ,  G06F12/0638 ,  G06F12/0868 ,  G06F12/0893 ,  G06F2212/1024 ,  G06F2212/313 ,  G06F2212/7203 ,  G06F2212/7208 ,  G06F2212/7209 ,  G06F2212/7211 ,  G11C14/009

    摘要： Embodiments of the invention describe a system main memory comprising two levels of memory that include cached subsets of system disk level storage. This main memory includes “near memory” comprising memory made of volatile memory, and “far memory” comprising volatile or nonvolatile memory storage that is larger and slower than the near memory.The far memory is presented as “main memory” to the host OS while the near memory is a cache for the far memory that is transparent to the OS, thus appearing to the OS the same as prior art main memory solutions. The management of the two-level memory may be done by a combination of logic and modules executed via the host CPU. Near memory may be coupled to the host system CPU via high bandwidth, low latency means for efficient processing. Far memory may be coupled to the CPU via low bandwidth, high latency means.

    摘要翻译： 本发明的实施例描述了包括两级存储器的系统主存储器，其包括系统盘级存储器的缓存子集。 该主存储器包括包括由易失性存储器构成的存储器的“近存储器”，以及包括比近存储器更大和更慢的易失性或非易失性存储器存储器的“远存储器”。 远端存储器被呈现为主机OS的“主存储器”，而近端存储器是对于对OS是透明的远存储器的高速缓存，因此与OS显示与现有技术主存储器解决方案相同的高速缓存。 两级存储器的管理可以通过经由主机CPU执行的逻辑和模块的组合来完成。 靠近存储器可以通过高带宽，低延迟的方式耦合到主机系统CPU，用于有效处理。 远存储器可以经由低带宽，高延迟装置耦合到CPU。

    Two-level system main memory
    8.
    发明授权
    Two-level system main memory 有权
    二级系统主存

    公开(公告)号：US08612676B2

    公开(公告)日：2013-12-17

    申请号：US12976545

    申请日：2010-12-22

    申请人： Eric J. Dahlen ,  Glenn J. Hinton ,  Raj K. Ramanujan

    发明人： Eric J. Dahlen ,  Glenn J. Hinton ,  Raj K. Ramanujan

    IPC分类号： G06F12/00

    CPC分类号： G06F3/0611 ,  G06F3/0647 ,  G06F3/0685 ,  G06F11/0766 ,  G06F12/0246 ,  G06F12/0638 ,  G06F12/0868 ,  G06F12/0893 ,  G06F2212/1024 ,  G06F2212/313 ,  G06F2212/7203 ,  G06F2212/7208 ,  G06F2212/7209 ,  G06F2212/7211 ,  G11C14/009

    摘要： Embodiments of the invention describe a system main memory comprising two levels of memory that include cached subsets of system disk level storage. This main memory includes “near memory” comprising memory made of volatile memory, and “far memory” comprising volatile or nonvolatile memory storage that is larger and slower than the near memory.The far memory is presented as “main memory” to the host OS while the near memory is a cache for the far memory that is transparent to the OS, thus appearing to the OS the same as prior art main memory solutions. The management of the two-level memory may be done by a combination of logic and modules executed via the host CPU. Near memory may be coupled to the host system CPU via high bandwidth, low latency means for efficient processing. Far memory may be coupled to the CPU via low bandwidth, high latency means.

    摘要翻译： 本发明的实施例描述了包括两级存储器的系统主存储器，其包括系统盘级存储器的缓存子集。 该主存储器包括包括由易失性存储器构成的存储器的“近存储器”，以及包括比近存储器更大和更慢的易失性或非易失性存储器存储器的“远存储器”。 远端存储器被呈现为主机OS的“主存储器”，而近端存储器是对于对OS是透明的远存储器的高速缓存，因此与OS显示与现有技术主存储器解决方案相同的高速缓存。 两级存储器的管理可以通过经由主机CPU执行的逻辑和模块的组合来完成。 靠近存储器可以通过高带宽，低延迟的方式耦合到主机系统CPU，用于有效处理。 远存储器可以经由低带宽，高延迟装置耦合到CPU。

    TWO-LEVEL SYSTEM MAIN MEMORY
    9.
    发明申请
    TWO-LEVEL SYSTEM MAIN MEMORY 有权
    两级系统主要内存

    公开(公告)号：US20120166891A1

    公开(公告)日：2012-06-28

    申请号：US12976545

    申请日：2010-12-22

    申请人： Eric J. Dahlen ,  Glenn J. Hinton ,  Raj K. Ramanujan

    发明人： Eric J. Dahlen ,  Glenn J. Hinton ,  Raj K. Ramanujan

    IPC分类号： G06F11/16 ,  G06F12/00

    CPC分类号： G06F3/0611 ,  G06F3/0647 ,  G06F3/0685 ,  G06F11/0766 ,  G06F12/0246 ,  G06F12/0638 ,  G06F12/0868 ,  G06F12/0893 ,  G06F2212/1024 ,  G06F2212/313 ,  G06F2212/7203 ,  G06F2212/7208 ,  G06F2212/7209 ,  G06F2212/7211 ,  G11C14/009

    摘要： Embodiments of the invention describe a system main memory comprising two levels of memory that include cached subsets of system disk level storage. This main memory includes “near memory” comprising memory made of volatile memory, and “far memory” comprising volatile or nonvolatile memory storage that is larger and slower than the near memory.The far memory is presented as “main memory” to the host OS while the near memory is a cache for the far memory that is transparent to the OS, thus appearing to the OS the same as prior art main memory solutions. The management of the two-level memory may be done by a combination of logic and modules executed via the host CPU. Near memory may be coupled to the host system CPU via high bandwidth, low latency means for efficient processing. Far memory may be coupled to the CPU via low bandwidth, high latency means.

    摘要翻译： 本发明的实施例描述了包括两级存储器的系统主存储器，其包括系统盘级存储器的缓存子集。 该主存储器包括包括由易失性存储器构成的存储器的“近存储器”，以及包括比近存储器更大和更慢的易失性或非易失性存储器存储器的“远存储器”。 远端存储器被呈现为主机OS的“主存储器”，而近端存储器是对于对OS是透明的远存储器的高速缓存，因此与OS显示与现有技术主存储器解决方案相同的高速缓存。 两级存储器的管理可以通过经由主机CPU执行的逻辑和模块的组合来完成。 靠近存储器可以通过高带宽，低延迟的方式耦合到主机系统CPU，用于有效处理。 远存储器可以经由低带宽，高延迟装置耦合到CPU。