公开(公告)号：US5742082A

公开(公告)日：1998-04-21

申请号：US753312

申请日：1996-11-22

申请人： Saied N. Tehrani ,  Jenn-Hwa Huang ,  Herbert Goronkin ,  Ernest Schirmann ,  Marino J. Martinez

发明人： Saied N. Tehrani ,  Jenn-Hwa Huang ,  Herbert Goronkin ,  Ernest Schirmann ,  Marino J. Martinez

IPC分类号： H01L21/338 ,  H01L29/10 ,  H01L29/812 ,  H01L29/80

CPC分类号： H01L29/66863 ,  H01L29/1075 ,  H01L29/8128

摘要： A stable FET including a substrate structure with a doped layer formed as a portion of the substrate structure and defining an electrically conductive shielding region adjacent a surface of the substrate structure. A channel region is positioned on the shielding region and includes a plurality of epitaxial layers grown on the surface of the substrate structure in overlying relationship to the doped layer. A drain and a source are positioned on the channel region in spaced relationship from each other with a gate positioned in overlying relationship on the channel region between the drain and source. An externally accessible electrical contact is connected to the shielding region and to the source region to provide a path for the removal of internally generated charges, such as holes.

摘要翻译： 一种稳定的FET，其包括具有掺杂层的衬底结构，所述掺杂层形成为所述衬底结构的一部分并且限定邻近所述衬底结构的表面的导电屏蔽区域。 通道区域位于屏蔽区域上，并且包括以与掺杂层相重叠的方式在衬底结构的表面上生长的多个外延层。 漏极和源极以彼此间隔开的关系定位在沟道区上，栅极位于漏极和源极之间的沟道区上的上限关系。 外部可接触的电触点连接到屏蔽区域和源极区域，以提供用于去除内部产生的电荷（例如孔）的路径。

公开(公告)号：US5719088A

公开(公告)日：1998-02-17

申请号：US556477

申请日：1995-11-13

申请人： Jenn-Hwa Huang ,  Mark Durlam ,  Marino J. Martinez ,  Ernie Schirmann ,  Saied N. Tehrani ,  William J. Ooms

发明人： Jenn-Hwa Huang ,  Mark Durlam ,  Marino J. Martinez ,  Ernie Schirmann ,  Saied N. Tehrani ,  William J. Ooms

IPC分类号： H01L21/285 ,  H01L21/311 ,  H01L21/335 ,  H01L23/485 ,  H01L21/44

CPC分类号： H01L29/66462 ,  H01L21/28587 ,  H01L21/31116 ,  H01L23/485 ,  H01L2924/0002

摘要： A method of fabricating semiconductor devices with a passivated surface includes providing a contact layer on a substrate so as to define an inter-electrode surface area. A first layer and an insulating layer, which are selectively etchable relative to each other and to the substrate and the contact layer, are deposited on the contact layer and the inter-electrode surface area. The insulating layer and the first layer are individually and selectively etched to define an electrode contact area and to expose the inter-electrode surface area. The exposed inter-electrode surface area is passivated, either subsequent to or during the etching of the first layer. A metal contact is formed in the electrode contact area in abutting engagement with the insulating layer so as to seal the inter-electrode surface area.

摘要翻译： 制造具有钝化表面的半导体器件的方法包括在衬底上提供接触层以便限定电极间表面积。 可以相对于彼此和基板和接触层选择性地蚀刻的第一层和绝缘层沉积在接触层和电极间表面区域上。 分别选择性地蚀刻绝缘层和第一层以限定电极接触面积并暴露电极间表面积。 暴露的电极间表面积在第一层蚀刻之前或期间被钝化。 在与绝缘层邻接的电极接触区域中形成金属接触，以密封电极间表面积。

公开(公告)号：US5733827A

公开(公告)日：1998-03-31

申请号：US557405

申请日：1995-11-13

申请人： Saied N. Tehrani ,  Mark Durlam ,  Marino J. Martinez ,  Jenn-Hwa Huang ,  Ernie Schirmann

发明人： Saied N. Tehrani ,  Mark Durlam ,  Marino J. Martinez ,  Jenn-Hwa Huang ,  Ernie Schirmann

IPC分类号： H01L21/285 ,  H01L21/338 ,  H01L23/485 ,  H01L21/28 ,  H01L21/337

CPC分类号： H01L29/66863 ,  H01L21/28587 ,  H01L23/485 ,  H01L2924/0002

摘要： A method of fabricating semiconductor devices with a passivated surface includes providing first cap and etch stop layers and second cap and etch stop layers with a contact layer thereon so as to define an inter-electrode surface area. A first layer and an insulating layer, which are selectively etchable relative to each other, are deposited on the contact layer and the inter-electrode surface area. The insulating layer and the first layer are individually etched to define an electrode contact area and to expose the inter-electrode surface area. Portions of the first etch stop and cap layers remaining in the contact area are selectively removed and a metal contact is formed in the contact area in abutting engagement with the insulating layer so as to seal the inter-electrode surface area.

摘要翻译： 制造具有钝化表面的半导体器件的方法包括提供第一帽和蚀刻停止层以及其上具有接触层的第二帽和蚀刻停止层，以限定电极间表面积。 相对于彼此可选择性地蚀刻的第一层和绝缘层沉积在接触层和电极间表面区域上。 绝缘层和第一层被单独蚀刻以限定电极接触面积并暴露电极间表面积。 选择性地除去残留在接触区域中的第一蚀刻停止层和盖层的部分，并且在与绝缘层邻接接合的接触区域中形成金属接触，以密封电极间表面积。

公开(公告)号：US5831295A

公开(公告)日：1998-11-03

申请号：US566388

申请日：1995-12-01

申请人： Jenn-Hwa Huang ,  Saied N. Tehrani

发明人： Jenn-Hwa Huang ,  Saied N. Tehrani

IPC分类号： H01L23/62 ,  H01L31/0328 ,  H01L23/48 ,  H01L31/0336

CPC分类号： H01L23/62 ,  H01L2924/0002

摘要： A semiconductor device including a plurality of layers of material defining a diffusion barrier. A defect generator positioned on the plurality of layers in overlying relationship to the diffusion barrier so as to produce a collection of defects at the diffusion barrier that operates as a current restriction. In a typical example, an ohmic contact is positioned around the mesa of a ridge VCSEL, which ohmic contact generates defects that accumulate at a hetero-interface near the active area and confine the current flow to a lasing volume of the VCSEL.

摘要翻译： 一种包括限定扩散阻挡层的多层材料的半导体器件。 一种缺陷发生器，其以与扩散阻挡层重叠的关系位于多个层上，以便在作为电流限制的扩散阻挡层产生缺陷的集合。 在典型的示例中，欧姆接触定位在脊VCSEL的台面周围，该欧姆接触产生在有源区附近的异质界面处积累的缺陷，并将电流限制到VCSEL的激光体积。

公开(公告)号：US06441449B1

公开(公告)日：2002-08-27

申请号：US09981014

申请日：2001-10-16

申请人： Ji-Hai Xu ,  Jenn-Hwa Huang ,  John Michael Parsey, Jr.

发明人： Ji-Hai Xu ,  Jenn-Hwa Huang ,  John Michael Parsey, Jr.

IPC分类号： H01L2100

CPC分类号： H01H59/0009 ,  H01G5/16

摘要： A micro electro-mechanical systems device having variable capacitance is controllable over the full dynamic range and not subject to the “snap effect” common in the prior art. The device features an electrostatic driver (120) having a driver capacitor of fixed capacitance (121) in series with a second driver capacitor of variable capacitance (126). A MEMS variable capacitor (130) is controlled by applying an actuation voltage potential to the electrostatic driver (120). The electrostatic driver (120) and MEMS variable capacitor (130) are integrated in a single, monolithic device.

摘要翻译： 具有可变电容的微机电系统装置在整个动态范围内是可控的，并且不受现有技术中常见的“卡扣效应”的制约。 该装置具有静电驱动器（120），其具有与可变电容（126）的第二驱动电容器串联的具有固定电容的驱动电容器（121）。 通过向静电驱动器（120）施加致动电压电位来控制MEMS可变电容器（130）。 静电驱动器（120）和MEMS可变电容器（130）集成在单个单片器件中。

公开(公告)号：US06307169B1

公开(公告)日：2001-10-23

申请号：US09495664

申请日：2000-02-01

申请人： Xi-Qing Sun ,  John Michael Parsey, Jr. ,  Jenn-Hwa Huang ,  Ji-Hai Xu

发明人： Xi-Qing Sun ,  John Michael Parsey, Jr. ,  Jenn-Hwa Huang ,  Ji-Hai Xu

IPC分类号： H01H5700

CPC分类号： B81B3/0008 ,  B81B2201/018 ,  B81B2203/0361 ,  H01H59/0009 ,  H01H2001/0089 ,  H01H2059/0054 ,  H01H2059/0072 ,  H01P1/12

摘要： A Micro-Electromechanical System (MEMS) switch (100) having a single, center hinge (120) which supports a membrane-type electrode (104) on a substrate (101). The single, center hinge (120) has a control electrode (104) coupled to the substrate (101) by an anchor (113), a hinge collar (121), a set of hinge arms (122, 123). The control electrode (104) has a shorting bar (106) coupled thereto and is electrically isolated from another control electrode (105), which is formed on the substrate (101). A travel stop (130) is positioned between the substrate and the control electrode (104). Another aspect of the present invention is a Single Pole, Double Throw (SPDT) switch (160) into which is incorporated the single, center hinge (170) and the travel stop (185, 186).

摘要翻译： 具有在基板（101）上支撑膜型电极（104）的单个中心铰链（120）的微机电系统（MEMS）开关（100）。 单个中心铰链（120）具有通过锚固件（113），铰链轴环（121），一组铰链臂（122,123）联接到基板（101）的控制电极（104）。 控制电极（104）具有与其耦合的短路棒（106），并与形成在基板（101）上的另一个控制电极（105）电隔离。 移动停止件（130）位于基板和控制电极（104）之间。 本发明的另一方面是单杆双掷（SPDT）开关（160），其中并入有单个中心铰链（170）和行驶停止件（185,186）。

公开(公告)号：US6091621A

公开(公告)日：2000-07-18

申请号：US985456

申请日：1997-12-05

申请人： Yang Wang ,  Jenn-Hwa Huang ,  Kurt Eisenbeiser ,  Ellen Lan ,  William J. Ooms

发明人： Yang Wang ,  Jenn-Hwa Huang ,  Kurt Eisenbeiser ,  Ellen Lan ,  William J. Ooms

IPC分类号： G11C11/22 ,  G11C11/56

CPC分类号： G11C11/22 ,  G11C11/5657

摘要： A multi-state non-volatile ferroelectric memory includes a field effect transistor having a gate insulator formed of ferroelectric material. The ferroelectric material is separated into regions of different characteristics, e.g. different thicknesses, different coercive field values, etc., so as to provide a plurality of different threshold voltages for the field effect transistor.

摘要翻译： 多状态非易失性铁电存储器包括具有由铁电材料形成的栅极绝缘体的场效应晶体管。 铁电材料被分成不同特性的区域，例如 不同的厚度，不同的矫顽场值等，以便为场效应晶体管提供多个不同的阈值电压。

公开(公告)号：US5606184A

公开(公告)日：1997-02-25

申请号：US434867

申请日：1995-05-04

申请人： Jonathan K. Abrokwah ,  Jenn-Hwa Huang ,  William J. Ooms ,  Carl L. Shurboff ,  Jerald A. Hallmark

发明人： Jonathan K. Abrokwah ,  Jenn-Hwa Huang ,  William J. Ooms ,  Carl L. Shurboff ,  Jerald A. Hallmark

IPC分类号： H01L29/43 ,  H01L21/28 ,  H01L21/285 ,  H01L21/3205 ,  H01L21/335 ,  H01L21/338 ,  H01L23/52 ,  H01L27/085 ,  H01L29/08 ,  H01L29/417 ,  H01L29/45 ,  H01L29/778 ,  H01L29/812 ,  H01L31/0328 ,  H01L31/0336 ,  H01L31/072 ,  H01L31/109

CPC分类号： H01L29/66462 ,  H01L21/28575 ,  H01L27/085 ,  H01L29/0891 ,  H01L29/41766 ,  H01L29/452

摘要： A complementary III-V heterostructure field effect device includes the same refractory ohmic material for providing the contacts (117, 119), to both the N-type and P-type devices. Furthermore, the refractory ohmic contacts (117, 119) directly contact the InGaAs channel layer (16) to provide improved ohmic contact, despite the fact that the structure incorporates an advantageous high aluminum composition barrier layer (18) and an advantageous GaAs cap layer (20).

摘要翻译： 互补的III-V异质结构场效应器件包括用于向N型和P型器件提供触点（117,119）的相同难熔欧姆材料。 此外，难熔欧姆接触（117,119）直接接触InGaAs沟道层（16）以提供改善的欧姆接触，尽管该结构包含有利的高铝成分阻挡层（18）和有利的GaAs覆盖层（ 20）。

公开(公告)号：US06262451B1

公开(公告)日：2001-07-17

申请号：US08816707

申请日：1997-03-13

申请人： Jenn-Hwa Huang ,  Kurt Eisenbeiser ,  Yang Wang ,  Ellen Lan

发明人： Jenn-Hwa Huang ,  Kurt Eisenbeiser ,  Yang Wang ,  Ellen Lan

IPC分类号： H01L29788

CPC分类号： H01L29/4983 ,  H01L21/2815 ,  H01L29/41775 ,  H01L29/41783 ,  H01L29/66325 ,  H01L29/66484 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/66825 ,  H01L29/7831 ,  H01L29/7832 ,  H01L29/792 ,  H01L29/8124 ,  Y10S257/90

摘要： An electrode structure for semiconductor devices includes first electrode material positioned in overlying relationship to the surface of a substrate so as to define a first side wall perpendicular thereto. A nonconductive side wall spacer is formed on the first side wall and defines a second side wall parallel to and spaced from the first side wall. Second electrode material is formed in overlying relationship to the substrate and on the second side wall so as to define a third side wall parallel to and spaced from the second side wall. The first and second electrode materials are connected as first and second electrodes in a common semiconductor device. Additional electrodes can be formed by forming electrode material on additional side walls.

摘要翻译： 用于半导体器件的电极结构包括以与衬底的表面相重叠的方式定位的第一电极材料，以便限定与其垂直的第一侧壁。 在第一侧壁上形成非导电侧壁隔离件并且限定平行于第一侧壁并与第一侧壁间隔开的第二侧壁。 第二电极材料以与衬底和第二侧壁重叠的关系形成，以便限定与第二侧壁平行并与第二侧壁间隔开的第三侧壁。 第一和第二电极材料在公共半导体器件中作为第一和第二电极连接。 可以通过在另外的侧壁上形成电极材料来形成附加的电极。

公开(公告)号：US5480829A

公开(公告)日：1996-01-02

申请号：US83755

申请日：1993-06-25

申请人： Jonathan K. Abrokwah ,  Jenn-Hwa Huang ,  William J. Ooms

发明人： Jonathan K. Abrokwah ,  Jenn-Hwa Huang ,  William J. Ooms

IPC分类号： H01L21/335 ,  H01L27/06 ,  H01L29/45 ,  H01L21/70 ,  H01L21/44 ,  H01L21/48 ,  H01L27/00

CPC分类号： H01L29/66462 ,  H01L27/0605 ,  H01L29/452

摘要： The present invention encompasses a complementary semiconductor device having the same type of material providing the ohmic contacts (117, 119) to both the N-type and P-type devices. In a preferred embodiment, P-source and P -drain regions ( 80, 82 ) are heavily doped with a P-type impurity (81, 83) so that an ohmic with N-type impurity can be used as an ohmic contact. One ohmic material that may be used is nickel-germanium-tungsten. Nickel-germanium-tungsten is etchable, and therefore does not require lift-off processing. Furthermore, a preferred complementary semiconductor device made in accordance with the present invention is compatible with modern aluminum based VLSI interconnection processes.

摘要翻译： 本发明包括具有向N型和P型器件提供欧姆接触（117,119）的相同类型材料的互补半导体器件。 在优选实施例中，P源极和P区域（80,82）被P型杂质（81,83）重掺杂，使得具有N型杂质的欧姆可以用作欧姆接触。 可以使用的一种欧姆材料是镍 - 锗 - 钨。 镍锗钨是可蚀刻的，因此不需要剥离处理。 此外，根据本发明制造的优选的互补半导体器件与现代的基于铝的VLSI互连工艺兼容。