公开(公告)号：US06613592B1

公开(公告)日：2003-09-02

申请号：US10132358

申请日：2002-04-25

申请人： Shin-Kai Chen ,  Chun-Chen Yeh ,  Jyh-Feng Lin

发明人： Shin-Kai Chen ,  Chun-Chen Yeh ,  Jyh-Feng Lin

IPC分类号： H01L2100

CPC分类号： H01L22/00 ,  H01L22/34

摘要： A new method is provided to monitor and to prevent IMD oxide irregularities such as IMD oxide cracks. A monitoring pattern is inserted in the test line of the fabrication substrate to monitor the strength of the created layer of IMD oxide. Variations in the characteristics of the created layer of IMD oxide can in this manner be detected. In addition, design rules are provided that are aimed at avoiding layers of IMD oxide that have proven or are known to be particularly prone to the occurrence of IMD oxide cracks.

摘要翻译： 提供了一种新的方法来监测和防止IMD氧化物不规则性，如IMD氧化物裂​​纹。 在制造衬底的测试线中插入监测图案，以监测所产生的IMD氧化物层的强度。 可以以这种方式检测所形成的IMD氧化物层的特性的变化。 此外，提供了旨在避免已经证明或已知特别容易发生IMD氧化物裂​​纹的IMD氧化物层的设计规则。

公开(公告)号：US09040399B2

公开(公告)日：2015-05-26

申请号：US13282619

申请日：2011-10-27

申请人： MaryJane Brodsky ,  Ming Cai ,  Dechao Guo ,  William K. Henson ,  Shreesh Narasimha ,  Yue Liang ,  Liyang Song ,  Yanfeng Wang ,  Chun-Chen Yeh

发明人： MaryJane Brodsky ,  Ming Cai ,  Dechao Guo ,  William K. Henson ,  Shreesh Narasimha ,  Yue Liang ,  Liyang Song ,  Yanfeng Wang ,  Chun-Chen Yeh

IPC分类号： H01L21/425 ,  H01L29/66

CPC分类号： H01L29/66803

摘要： A structure includes a substrate; a transistor disposed over the substrate, the transistor comprising a fin comprised of Silicon that is implanted with Carbon; and a gate dielectric layer and gate metal layer overlying a portion of the fin that defines a channel of the transistor. In the structure a concentration of Carbon within the fin is selected to establish a desired voltage threshold of the transistor. Methods to fabricate a FinFET transistor are also disclosed. Also disclosed is a planar transistor having a Carbon-implanted well where the concentration of the Carbon within the well is selected to establish a desired voltage threshold of the transistor.

摘要翻译： 一种结构包括基板; 设置在所述衬底上的晶体管，所述晶体管包括由碳注入的由硅构成的鳍; 以及覆盖限定晶体管的沟道的鳍片的一部分上的栅极电介质层和栅极金属层。 在该结构中，选择鳍内的碳浓度以建立晶体管的期望电压阈值。 还公开了制造FinFET晶体管的方法。 还公开了具有碳注入阱的平面晶体管，其中选择阱内的碳浓度以建立晶体管的期望电压阈值。

公开(公告)号：US08659091B2

公开(公告)日：2014-02-25

申请号：US13611068

申请日：2012-09-12

申请人： Ming Cai ,  Dechao Guo ,  Pranita Kulkarni ,  Chun-Chen Yeh

发明人： Ming Cai ,  Dechao Guo ,  Pranita Kulkarni ,  Chun-Chen Yeh

IPC分类号： H01L29/78

CPC分类号： H01L29/66795 ,  H01L29/165 ,  H01L29/7848 ,  H01L29/785

摘要： Multigate transistor devices and methods of their fabrication are disclosed. In accordance with one method, a fin and a gate structure that is disposed on a plurality of surfaces of the fin are formed. In addition, at least a portion of an extension of the fin is removed to form a recessed portion that is below the gate structure, is below a channel region of the fin, and includes at least one angled indentation. Further, a terminal extension is grown in the at least one angled indentation below the channel region and along a surface of the channel region such that the terminal extension provides a stress on the channel region to enhance charge carrier mobility in the channel region.

摘要翻译： 公开了多晶体管器件及其制造方法。 根据一种方法，形成设置在翅片的多个表面上的翅片和栅极结构。 此外，除去翅片的延伸部的至少一部分以形成位于栅极结构下方的凹陷部分，在鳍的沟道区域下方，并且包括至少一个成角度的凹陷。 此外，端子延伸在通道区域下方并且沿着沟道区域的表面的至少一个成角度的凹陷中生长，使得端子延伸部在沟道区域上提供应力以增强沟道区域中的载流子迁移率。

公开(公告)号：US20140051247A1

公开(公告)日：2014-02-20

申请号：US13585395

申请日：2012-08-14

申请人： Kangguo Cheng ,  Bruce B. Doris ,  Ali Khakifirooz ,  Chun-Chen Yeh

发明人： Kangguo Cheng ,  Bruce B. Doris ,  Ali Khakifirooz ,  Chun-Chen Yeh

IPC分类号： H01L21/302

CPC分类号： H01L21/32139 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/31144 ,  H01L29/66795

摘要： A method of forming a semiconductor device includes forming a mandrel on top of a substrate; forming a first spacer adjacent to the mandrel on top of the substrate; forming a cut mask over the first spacer and the mandrel, such that the first spacer is partially exposed by the cut mask; partially removing the partially exposed first spacer; and etching the substrate to form a fin structure corresponding to the partially removed first spacer in the substrate.

摘要翻译： 形成半导体器件的方法包括：在基底的顶部上形成心轴; 在所述基板的顶部上形成邻近所述心轴的第一间隔件; 在第一间隔件和心轴上形成切割掩模，使得第一间隔件被切割掩模部分地暴露; 部分地去除部分暴露的第一间隔件; 并且蚀刻所述衬底以形成对应于所述衬底中部分移除的第一间隔物的翅片结构。

公开(公告)号：US20140027831A1

公开(公告)日：2014-01-30

申请号：US13570379

申请日：2012-08-09

申请人： Veeraraghavan S. Basker ,  Sivananda Kanakasabapathy ,  Tenko Yamashita ,  Chun-Chen Yeh

发明人： Veeraraghavan S. Basker ,  Sivananda Kanakasabapathy ,  Tenko Yamashita ,  Chun-Chen Yeh

IPC分类号： H01L27/088

CPC分类号： H01L27/10867 ,  H01L21/845 ,  H01L27/10826 ,  H01L27/1087 ,  H01L27/10879 ,  H01L27/1211

摘要： The specification and drawings present a new method, device and computer/software related product (e.g., a computer readable memory) are presented for realizing eDRAM strap formation in Fin FET device structures. Semiconductor on insulator (SOI) substrate comprising at least an insulator layer between a first semiconductor layer and a second semiconductor layer is provided. The (metal) strap formation is accomplished by depositing conductive layer on fins portion of the second semiconductor layer (Si) and a semiconductor material (polysilicon) in each DT capacitor extending to the second semiconductor layer. The metal strap is sealed by a nitride spacer to prevent the shorts between PWL and DT capacitors.

摘要翻译： 说明书和附图提出了一种新的方法，设备和计算机/软件相关产品（例如，计算机可读存储器），用于实现Fin FET器件结构中的eDRAM带形成。 提供了在第一半导体层和第二半导体层之间至少包括绝缘体层的半导体绝缘体（SOI）衬底。 （金属）带形成是通过在第二半导体层（Si）的鳍部分上沉积导电层和延伸到第二半导体层的每个DT电容器中的半导体材料（多晶硅）来实现的。 金属带由氮化物间隔物密封，以防止PWL和DT电容器之间的短路。

公开(公告)号：US20130328135A1

公开(公告)日：2013-12-12

申请号：US13494312

申请日：2012-06-12

申请人： Huiming Bu ,  Ming Cai ,  Kevin K. Chan ,  Dechao Guo ,  Ravikumar Ramachandran ,  Liyang Song ,  Chun-Chen Yeh

发明人： Huiming Bu ,  Ming Cai ,  Kevin K. Chan ,  Dechao Guo ,  Ravikumar Ramachandran ,  Liyang Song ,  Chun-Chen Yeh

IPC分类号： H01L29/78

CPC分类号： H01L29/78 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/665 ,  H01L29/66628

摘要： A gate stack structure for a transistor device includes a gate dielectric layer formed over a substrate; a first silicon gate layer formed over the gate dielectric layer; a dopant-rich monolayer formed over the first silicon gate layer; and a second silicon gate layer formed over the dopant-rich monolayer, wherein the dopant-rich monolayer prevents silicidation of the first silicon gate layer during silicidation of the second silicon gate layer.

摘要翻译： 用于晶体管器件的栅极堆叠结构包括形成在衬底上的栅极电介质层; 形成在所述栅极介电层上的第一硅栅极层; 在第一硅栅极层上形成的掺杂剂富含单层; 以及形成在所述富掺杂剂单层上的第二硅栅极层，其中所述富掺杂剂层在所述第二硅栅极层的硅化期间防止所述第一硅栅极层的硅化。

公开(公告)号：US08445334B1

公开(公告)日：2013-05-21

申请号：US13330746

申请日：2011-12-20

申请人： Veeraraghavan S. Basker ,  Huiming Bu ,  Effendi Leobandung ,  Theodorus E. Standaert ,  Tenko Yamashita ,  Chun-Chen Yeh

发明人： Veeraraghavan S. Basker ,  Huiming Bu ,  Effendi Leobandung ,  Theodorus E. Standaert ,  Tenko Yamashita ,  Chun-Chen Yeh

IPC分类号： H01L21/00 ,  H01L21/84

CPC分类号： H01L29/7843 ,  H01L29/6656 ,  H01L29/66795

摘要： FinFETS and methods for making FinFETs with a recessed stress liner. A method includes providing an SOI substrate with fins, forming a gate over the fins, forming an off-set spacer on the gate, epitaxially growing a film to merge the fins, depositing a dummy spacer around the gate, and recessing the merged epi film. Silicide is then formed on the recessed merged epi film followed by deposition of a stress liner film over the FinFET. By using a recessed merged epi process, a MOSFET with a vertical silicide (i.e. perpendicular to the substrate) can be formed. The perpendicular silicide improves spreading resistance.

摘要翻译： FinFET和用于制造具有凹陷应力衬垫的FinFET的方法。 一种方法包括向SOI衬底提供翅片，在鳍片上形成栅极，在栅极上形成偏置间隔物，外延生长膜以合并鳍片，在栅极周围沉积虚拟间隔物，并使合并的膜片膜凹陷 。 然后在凹陷的合并epi膜上形成硅化物，然后在FinFET上沉积应力衬垫膜。 通过使用凹入的合并epi工艺，可以形成具有垂直硅化物（即垂直于衬底）的MOSFET。 垂直硅化物提高了耐扩散性。

公开(公告)号：US08753964B2

公开(公告)日：2014-06-17

申请号：US13015123

申请日：2011-01-27

申请人： Andres Bryant ,  Huiming Bu ,  Dechao Guo ,  Wilfried E. Haensch ,  Chun-Chen Yeh

发明人： Andres Bryant ,  Huiming Bu ,  Dechao Guo ,  Wilfried E. Haensch ,  Chun-Chen Yeh

IPC分类号： H01L29/786

CPC分类号： H01L29/41791 ,  H01L21/28518 ,  H01L21/76895 ,  H01L29/66795 ,  H01L29/7843 ,  H01L29/785

摘要： A semiconductor device which includes fins of a semiconductor material formed on a semiconductor substrate and then a gate electrode formed over and in contact with the fins. An insulator layer is deposited over the gate electrode and the fins. A trench opening is then etched in the insulator layer. The trench opening exposes the fins and extends between the fins. The fins are then silicided through the trench opening. Then, the trench opening is filled with a metal in contact with the silicided fins to form a local interconnect connecting the fins.

摘要翻译： 一种半导体器件，其包括在半导体衬底上形成的半导体材料的散热片，然后形成在鳍片上并与翅片接触的栅电极。 绝缘体层沉积在栅电极和鳍片上。 然后在绝缘体层中蚀刻沟槽开口。 沟槽开口暴露翅片并在翅片之间延伸。 然后将鳍片通过沟槽开口硅化。 然后，沟槽开口填充有与硅化物翅片接触的金属，以形成连接翅片的局部互连。

公开(公告)号：US20140054705A1

公开(公告)日：2014-02-27

申请号：US13595477

申请日：2012-08-27

申请人： Veeraraghavan S. Basker ,  Tenko Yamashita ,  Chun-Chen Yeh

发明人： Veeraraghavan S. Basker ,  Tenko Yamashita ,  Chun-Chen Yeh

IPC分类号： H01L29/78

CPC分类号： H01L29/66795 ,  H01L29/66545

摘要： A fin field effect transistor (finFET) device includes a substrate; first and second source/drain regions located on the substrate; and a fin located on the substrate between the first and second source/drain regions. The fin includes a silicon germanium channel region and first and second silicon buffer regions located in the fin adjacent to and on either side of the silicon germanium channel region. The first silicon buffer region is located between the first source/drain region and the silicon germanium channel region and the second silicon buffer region is located between the second source/drain region and the silicon germanium channel region.

摘要翻译： 鳍状场效应晶体管（finFET）器件包括衬底; 位于基板上的第一和第二源极/漏极区域; 以及位于第一和第二源极/漏极区域之间的衬底上的翅片。 散热片包括硅锗通道区域和位于与硅锗通道区域的任一侧相邻并且在硅锗通道区域上的翅片中的第一和第二硅缓冲区。 第一硅缓冲区位于第一源/漏区和硅锗沟道区之间，第二硅缓冲区位于第二源极/漏极区和硅锗沟道区之间。

公开(公告)号：US20130330899A1

公开(公告)日：2013-12-12

申请号：US13527063

申请日：2012-06-19

申请人： Huiming Bu ,  Ming Cai ,  Kevin K. Chan ,  Dechao Guo ,  Ravikumar Ramachandran ,  Liyang Song ,  Chun-Chen Yeh

发明人： Huiming Bu ,  Ming Cai ,  Kevin K. Chan ,  Dechao Guo ,  Ravikumar Ramachandran ,  Liyang Song ,  Chun-Chen Yeh

IPC分类号： H01L21/336 ,  H01L21/04

CPC分类号： H01L29/78 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/665 ,  H01L29/66628

摘要： A method of forming gate stack structure for a transistor device includes forming a gate dielectric layer over a substrate; forming a first silicon gate layer over the gate dielectric layer; forming a dopant-rich monolayer over the first silicon gate layer; and forming a second silicon gate layer over the dopant-rich monolayer, wherein the dopant-rich monolayer prevents silicidation of the first silicon gate layer during silicidation of the second silicon gate layer.

摘要翻译： 一种形成用于晶体管器件的栅叠层结构的方法包括在衬底上形成栅介电层; 在所述栅极介电层上形成第一硅栅极层; 在所述第一硅栅极层上形成富含掺杂剂的单层; 以及在所述富掺杂剂单层上形成第二硅栅极层，其中所述富掺杂剂层在所述第二硅栅极层的硅化期间防止所述第一硅栅极层的硅化。