公开(公告)号：US08633562B2

公开(公告)日：2014-01-21

申请号：US13078672

申请日：2011-04-01

申请人： Shiqun Gu ,  Ratibor Radojcic ,  Yiming Li

发明人： Shiqun Gu ,  Ratibor Radojcic ,  Yiming Li

IPC分类号： H01L23/58

CPC分类号： H01L23/62 ,  H01L23/29 ,  H01L23/60 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05567 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2224/05552 ,  H01L2924/00

摘要： A voltage-switchable dielectric layer may be employed on a die for electrostatic discharge (ESD) protection. The voltage-switchable dielectric layer functions as a dielectric layer between terminals of the die during normal operation of the die. When ESD events occur at the terminals of the die, a high voltage between the terminals switches the voltage-switchable dielectric layer into a conducting layer to allow current to discharge to a ground terminal of the die without the current passing through circuitry of the die. Thus, damage to the circuitry of the die is reduced or prevented during ESD events on dies with the voltage-switchable dielectric layer. The voltage-switchable dielectric layer may be deposited on the back side of a die for protection during stacking with a second die to form a stacked IC.

摘要翻译： 可以在用于静电放电（ESD）保护的管芯上使用电压可切换电介质层。 电压切换介电层在芯片的正常操作期间用作模具的端子之间的介电层。 当在芯片的端子处发生ESD事件时，端子之间的高电压将可切换电压的电介质层切换成导电层，以允许电流放电到裸片的接地端子，而不会流过电流通过电路的电路。 因此，在具有可电压切换介电层的管芯上的ESD事件期间，对管芯电路的损坏被减小或防止。 电压可切换电介质层可以沉积在管芯的背面上，用于在与第二管芯堆叠期间进行保护以形成堆叠的IC。

公开(公告)号：US20120248582A1

公开(公告)日：2012-10-04

申请号：US13078672

申请日：2011-04-01

申请人： Shiqun Gu ,  Ratibor Radojcic ,  Yiming Li

发明人： Shiqun Gu ,  Ratibor Radojcic ,  Yiming Li

IPC分类号： H01L23/58 ,  H01L21/50 ,  H01L21/31

CPC分类号： H01L23/62 ,  H01L23/29 ,  H01L23/60 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05567 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2224/05552 ,  H01L2924/00

摘要： A voltage-switchable dielectric layer may be employed on a die for electrostatic discharge (ESD) protection. The voltage-switchable dielectric layer functions as a dielectric layer between terminals of the die during normal operation of the die. When ESD events occur at the terminals of the die, a high voltage between the terminals switches the voltage-switchable dielectric layer into a conducting layer to allow current to discharge to a ground terminal of the die without the current passing through circuitry of the die. Thus, damage to the circuitry of the die is reduced or prevented during ESD events on dies with the voltage-switchable dielectric layer. The voltage-switchable dielectric layer may be deposited on the back side of a die for protection during stacking with a second die to form a stacked IC.

摘要翻译： 可以在用于静电放电（ESD）保护的管芯上使用电压可切换电介质层。 电压切换介电层在芯片的正常操作期间用作模具的端子之间的介电层。 当在芯片的端子处发生ESD事件时，端子之间的高电压将可切换电压的电介质层切换成导电层，以允许电流放电到裸片的接地端，而不会流过电流通过电路的电路。 因此，在具有可电压切换介电层的管芯上的ESD事件期间，对管芯电路的损坏被减小或防止。 电压可切换电介质层可以沉积在管芯的背面上，用于在与第二管芯堆叠期间进行保护以形成堆叠的IC。

公开(公告)号：US08803305B2

公开(公告)日：2014-08-12

申请号：US12620971

申请日：2009-11-18

申请人： Ratibor Radojcic ,  Arvind Chandrasekaran ,  Ryan Lane

发明人： Ratibor Radojcic ,  Arvind Chandrasekaran ,  Ryan Lane

IPC分类号： H01L23/52 ,  H01L23/538 ,  H01L21/60

CPC分类号： H01L25/0657 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/13025 ,  H01L2224/16146 ,  H01L2224/16227 ,  H01L2224/16265 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19104 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： A hybrid interconnect includes a through silicon via and a wire bond. Hybrid interconnects enable better layout of a stacked IC by combining benefits from both interconnect technologies. In one hybrid interconnect, wire bonds couples a second tier die mounted on a first tier die to a redistribution layer in the first tier die. Through silicon vias in the first tier die are coupled to the wire bonds to provide communication. In another hybrid interconnect, a wire bond couples a redistribution layer on a first tier die to a packaging substrate on which the first tier die is mounted. The redistribution layer couples to a second tier die mounted on the first tier die to provide a power supply to the second tier die. Through silicon vias in the first tier die couple to the second tier die to provide communication from the packaging substrate to the second tier die.

摘要翻译： 混合互连包括直通硅通孔和引线接合。 混合互连通过结合互连技术的优势，实现了堆叠式IC的更好布局。 在一个混合互连中，引线接合将安装在第一层管芯上的第二层管芯连接到第一层管芯中的再分配层。 通过第一层芯片中的硅通孔耦合到引线键以提供通信。 在另一个混合互连中，引线接合将第一层管芯上的再分配层与其上安装有第一层管芯的封装衬底连接。 再分配层耦合到安装在第一层管芯上的第二层管芯，以向第二层管芯提供电源。 通过第一层管芯中的硅通孔耦合到第二层管芯以提供从封装衬底到第二层管芯的通信。

公开(公告)号：US09136202B2

公开(公告)日：2015-09-15

申请号：US13448711

申请日：2012-04-17

申请人： Victor A. Chiriac ,  Durodami J. Lisk ,  Ratibor Radojcic

发明人： Victor A. Chiriac ,  Durodami J. Lisk ,  Ratibor Radojcic

IPC分类号： H01L23/28 ,  H01L23/427 ,  H01L23/433

CPC分类号： H01L23/4275 ,  H01L23/4334 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2924/15174 ,  H01L2924/15184 ,  H01L2924/15311

摘要： An apparatus has external and/or internal capacitive thermal material for enhanced thermal package management. The apparatus includes an integrated circuit (IC) package having a heat generating device. The apparatus also includes a heat spreader having a first side that is attached to the IC package. The apparatus also includes capacitive thermal material reservoirs contacting the first side of the heat spreader. The capacitive thermal material reservoirs may be disposed laterally relative to the heat generating device.

摘要翻译： 一种具有用于增强热封装管理的外部和/或内部电容热材料的装置。 该装置包括具有发热装置的集成电路（IC）封装。 该装置还包括具有附接到IC封装的第一侧的散热器。 该装置还包括接触散热器第一侧的电容式热材料储存器。 电容热材料储存器可以相对于发热装置横向设置。

公开(公告)号：US20110037156A1

公开(公告)日：2011-02-17

申请号：US12540586

申请日：2009-08-13

申请人： Arvind Chandrasekaran ,  Ratibor Radojcic

发明人： Arvind Chandrasekaran ,  Ratibor Radojcic

IPC分类号： H01L23/48 ,  H01L21/768 ,  H01L23/488

CPC分类号： H01L24/14 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/562 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0603 ,  H01L2224/06505 ,  H01L2224/13099 ,  H01L2224/13147 ,  H01L2224/14 ,  H01L2224/1403 ,  H01L2224/14505 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/1703 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/812 ,  H01L2224/81801 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012

摘要： A packaged semiconductor product includes a packaging substrate coupled to a semiconductor die through an interconnect structure with elements of variable features. The interconnect structure may be bumps or pillars. The variable features of the interconnect structure induce a reverse bend on the semiconductor die that mitigates warpage of the semiconductor die during semiconductor assembly by balancing bending of the packaging substrate during reflow. The variable features can be variable height and/or variable composition.

摘要翻译： 封装半导体产品包括通过具有可变特征元件的互连结构耦合到半导体管芯的封装衬底。 互连结构可以是凸块或柱。 互连结构的可变特征在半导体管芯上引起反向弯曲，通过在回流期间平衡封装衬底的弯曲来减轻半导体组件期间半导体管芯翘曲。 可变特征可以是可变高度和/或可变成分。

公开(公告)号：US20060101355A1

公开(公告)日：2006-05-11

申请号：US10541076

申请日：2003-11-17

申请人： Dennis Ciplickas ,  Joe Davis ,  Christopher Hess ,  Sherry Lee ,  Enrico Malavasi ,  Abdulmobeen Mohammad ,  Ratibor Radojcic ,  Brian Stine ,  Rakesh Vallishayee ,  Stefano Zanella ,  Nicola Dragone ,  Carlo Guardiani ,  Michel Quarantelli ,  Stefano Tonello ,  Joshi Aniruddha

发明人： Dennis Ciplickas ,  Joe Davis ,  Christopher Hess ,  Sherry Lee ,  Enrico Malavasi ,  Abdulmobeen Mohammad ,  Ratibor Radojcic ,  Brian Stine ,  Rakesh Vallishayee ,  Stefano Zanella ,  Nicola Dragone ,  Carlo Guardiani ,  Michel Quarantelli ,  Stefano Tonello ,  Joshi Aniruddha

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： An integrated circuit is designed to improve yield when manufacturing the integrated circuit, by obtaining a design element from a set of design elements used in designing integrated circuits. A variant design element is created based on the obtained design element, where a feature of the obtained design element is modified to create the variant design element. A yield to area ratio for the variant design element is determined. If the yield to area ratio of the variant design element is greater than a yield to area ratio of the obtained design element, the variant design element is retained to be used in designing the integrated circuit

摘要翻译： 集成电路设计用于通过从设计集成电路中使用的一组设计元素获得设计元素来提高制造集成电路时的产量。 基于获得的设计元素创建变体设计元素，其中修改所获得的设计元素的特征以创建变体设计元素。 确定变体设计元素的产出与面积比。 如果变形设计元件的屈服面积比大于获得的设计元素的屈服面积比，则变形设计元素被保留用于设计集成电路

公开(公告)号：US20130270721A1

公开(公告)日：2013-10-17

申请号：US13448711

申请日：2012-04-17

申请人： Victor A. Chiriac ,  Durodami J. Lisk ,  Ratibor Radojcic

发明人： Victor A. Chiriac ,  Durodami J. Lisk ,  Ratibor Radojcic

IPC分类号： H01L23/34 ,  H01L21/50

CPC分类号： H01L23/4275 ,  H01L23/4334 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2924/15174 ,  H01L2924/15184 ,  H01L2924/15311

摘要： An apparatus has external and/or internal capacitive thermal material for enhanced thermal package management. The apparatus includes an integrated circuit (IC) package having a heat generating device. The apparatus also includes a heat spreader having a first side that is attached to the IC package. The apparatus also includes capacitive thermal material reservoirs contacting the first side of the heat spreader. The capacitive thermal material reservoirs may be disposed laterally relative to the heat generating device.

摘要翻译： 一种具有用于增强热封装管理的外部和/或内部电容热材料的装置。 该装置包括具有发热装置的集成电路（IC）封装。 该装置还包括具有附接到IC封装的第一侧的散热器。 该装置还包括接触散热器第一侧的电容式热材料储存器。 电容热材料储存器可以相对于发热装置横向设置。

公开(公告)号：US08076762B2

公开(公告)日：2011-12-13

申请号：US12540586

申请日：2009-08-13

申请人： Arvind Chandrasekaran ,  Ratibor Radojcic

发明人： Arvind Chandrasekaran ,  Ratibor Radojcic

IPC分类号： H01L23/52

CPC分类号： H01L24/14 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/562 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0603 ,  H01L2224/06505 ,  H01L2224/13099 ,  H01L2224/13147 ,  H01L2224/14 ,  H01L2224/1403 ,  H01L2224/14505 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/1703 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/812 ,  H01L2224/81801 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012

摘要： A packaged semiconductor product includes a packaging substrate coupled to a semiconductor die through an interconnect structure with elements of variable features. The interconnect structure may be bumps or pillars. The variable features of the interconnect structure induce a reverse bend on the semiconductor die that mitigates warpage of the semiconductor die during semiconductor assembly by balancing bending of the packaging substrate during reflow. The variable features can be variable height and/or variable composition.

摘要翻译： 封装半导体产品包括通过具有可变特征元件的互连结构耦合到半导体管芯的封装衬底。 互连结构可以是凸块或柱。 互连结构的可变特征在半导体管芯上引起反向弯曲，通过在回流期间平衡封装衬底的弯曲来减轻半导体组件期间半导体管芯翘曲。 可变特征可以是可变高度和/或可变成分。

公开(公告)号：US20110115064A1

公开(公告)日：2011-05-19

申请号：US12620971

申请日：2009-11-18

申请人： Ratibor Radojcic ,  Arvind Chandrasekaran ,  Ryan Lane

发明人： Ratibor Radojcic ,  Arvind Chandrasekaran ,  Ryan Lane

IPC分类号： H01L23/52 ,  H01L23/538 ,  H01L21/60

CPC分类号： H01L25/0657 ,  H01L24/73 ,  H01L25/105 ,  H01L2224/13025 ,  H01L2224/16146 ,  H01L2224/16227 ,  H01L2224/16265 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19104 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： A hybrid interconnect includes a through silicon via and a wire bond. Hybrid interconnects enable better layout of a stacked IC by combining benefits from both interconnect technologies. In one hybrid interconnect, wire bonds couples a second tier die mounted on a first tier die to a redistribution layer in the first tier die. Through silicon vias in the first tier die are coupled to the wire bonds to provide communication. In another hybrid interconnect, a wire bond couples a redistribution layer on a first tier die to a packaging substrate on which the first tier die is mounted. The redistribution layer couples to a second tier die mounted on the first tier die to provide a power supply to the second tier die. Through silicon vias in the first tier die couple to the second tier die to provide communication from the packaging substrate to the second tier die.

摘要翻译： 混合互连包括直通硅通孔和引线接合。 混合互连通过结合互连技术的优势，实现了堆叠式IC的更好布局。 在一个混合互连中，引线接合将安装在第一层管芯上的第二层管芯连接到第一层管芯中的再分配层。 通过第一层芯片中的硅通孔耦合到引线键以提供通信。 在另一个混合互连中，引线接合将第一层管芯上的再分配层与其上安装有第一层管芯的封装衬底连接。 再分配层耦合到安装在第一层管芯上的第二层管芯，以向第二层管芯提供电源。 通过第一层管芯中的硅通孔耦合到第二层管芯以提供从封装衬底到第二层管芯的通信。

公开(公告)号：US07487474B2

公开(公告)日：2009-02-03

申请号：US10541076

申请日：2003-11-17

申请人： Dennis Ciplickas ,  Joe Davis ,  Christopher Hess ,  Sherry Lee ,  Enrico Malavasi ,  Abdulmobeen Mohammad ,  Ratibor Radojcic ,  Brian Stine ,  Rakesh Vallishayee ,  Stefano Zanella ,  Nicola Dragone ,  Carlo Guardiani ,  Michel Quarantelli ,  Stefano Tonello ,  Joshi Aniruddha

发明人： Dennis Ciplickas ,  Joe Davis ,  Christopher Hess ,  Sherry Lee ,  Enrico Malavasi ,  Abdulmobeen Mohammad ,  Ratibor Radojcic ,  Brian Stine ,  Rakesh Vallishayee ,  Stefano Zanella ,  Nicola Dragone ,  Carlo Guardiani ,  Michel Quarantelli ,  Stefano Tonello ,  Joshi Aniruddha

IPC分类号： G06F17/50

CPC分类号： G06F17/5045

摘要： An integrated circuit is designed to improve yield when manufacturing the integrated circuit, by obtaining a design element from a set of design elements used in designing integrated circuits. A variant design element is created based on the obtained design element, where a feature of the obtained design element is modified to create the variant design element. A yield to area ratio for the variant design element is determined. If the yield to area ratio of the variant design element is greater than a yield to area ratio of the obtained design element, the variant design element is retained to be used in designing the integrated circuit.

摘要翻译： 集成电路设计用于通过从设计集成电路中使用的一组设计元素获得设计元素来提高制造集成电路时的产量。 基于获得的设计元素创建变体设计元素，其中修改所获得的设计元素的特征以创建变体设计元素。 确定变体设计元素的产出与面积比。 如果变形设计元素的产率与面积之比大于所获得的设计元素的面积比，则变形设计元素被保留以用于设计集成电路。