利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

136 条记录 (耗时 0.019 秒)

    半导体芯片模组及增强图案层视觉效果的制作方法
    1.
    发明申请
    半导体芯片模组及增强图案层视觉效果的制作方法 审中-公开

    公开(公告)号：WO2018133058A1

    公开(公告)日：2018-07-26

    申请号：PCT/CN2017/072040

    申请日：2017-01-22

    申请人： 深圳市汇顶科技股份有限公司

    发明人： 朱建宇 ,  侯侣

    IPC分类号： H01L23/544 ,  G06K9/00

    CPC分类号： H01L23/544 ,  G06K9/00006 ,  G06K9/00013 ,  G06K9/00973 ,  H01L2223/54433

    摘要： 一种半导体芯片模组及增强图案层视觉效果的制作方法，涉及半导体技术领域。所述半导体芯片模组包括：柔性电路板（1，10）、传感器层（2，20）、颜色层（3，30）、图案层（4，40）以及覆盖层（5，50）；所述传感器层（2，20）设置在所述柔性电路板（1，10）上方，所述传感器层（2，20）包含至少一个传感器；所述颜色层（3，30）设置在所述传感器层（2，20）上方；所述覆盖层（5，50）设置在所述颜色层（3，30）上方；所述图案层（4，40）被所述覆盖层（5，50）或所述颜色层（3，30）覆盖。所述半导体芯片模组的图案层着色牢固、显示效果多样。

    VERFAHREN ZUM MARKIEREN VON HALBLEITERSCHEIBEN SOWIE HALBLEITERSCHEIBE UND HALBLEITERSÄULE
    3.
    发明申请
    VERFAHREN ZUM MARKIEREN VON HALBLEITERSCHEIBEN SOWIE HALBLEITERSCHEIBE UND HALBLEITERSÄULE 审中-公开
    方法选择和半导体SLICES半导体晶片和半导体柱

    公开(公告)号：WO2016012004A1

    公开(公告)日：2016-01-28

    申请号：PCT/DE2015/100297

    申请日：2015-07-13

    申请人： CENTROTHERM PHOTOVOLTAICS AG

    发明人： RASP, Michael ,  KRÜMBERG, Jens ,  JOOSS, Wolfgang

    IPC分类号： H01L23/544

    CPC分类号： H01L23/544 ,  H01L2223/54413 ,  H01L2223/54433 ,  H01L2223/54493 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Verfahren zum Markieren von Halbleiterscheiben (38), bei welchem auf einer Kantenfläche (42) der Halbleiterscheiben (38) eine Markierung ausgebildet wird, wobei zur Ausbildung der Markierung ein gegenüber einem die Halbleiterscheiben (38) ätzenden Ätzmedium beständiger Markierungslack (20) auf die Kantenfläche (42) der Halbleiterscheiben (38) aufgebracht (10) wird und zumindest diejenige Kantenfläche (42) der Halbleiterscheiben (38), auf welche der Markierungslack (20) aufgebracht wurde, nachfolgend mittels des Ätzmediums geätzt und hierbei der aufgebrachte Markierungslack als Ätzbarriere verwendet wird, sowie Halbleiterscheibe und Halbleitersäule.

    摘要翻译： 用于半导体晶片的标记的方法（38），其中，在所述半导体晶片的边缘表​​面（42）（38）的标记的形成方法，在边缘表面上抵靠所述半导体晶片上形成的标记的（38）的苛性碱蚀刻剂抗性标记漆（20） 到标记漆（20）已经被应用（38），其中所述半导体晶片的所施加的（42）的半导体晶片（38）（10）和至少该边缘表面（42），将在下文通过蚀刻介质来蚀刻，并且在这种情况下所施加的划线漆被用作蚀刻停止 和半导体晶片和半导体柱。

    AUTOMATED MODULE FOR ASSEMBLY LINES AND METHOD TO ACTUATE AND CONTROL THEREOF
    4.
    发明申请
    AUTOMATED MODULE FOR ASSEMBLY LINES AND METHOD TO ACTUATE AND CONTROL THEREOF 审中-公开
    用于组装线的自动模块及其启动和控制的方法

    公开(公告)号：WO2015075685A1

    公开(公告)日：2015-05-28

    申请号：PCT/IB2014/066244

    申请日：2014-11-21

    申请人： BITRON S.P.A.

    发明人： PERRERO, Federico ,  SICILIANO, Vincenzo ,  BISSON, Dario ,  ARNABOLDI, Alessandro ,  VIOLA, Angelo

    IPC分类号： H05K13/08 ,  G01R31/28

    CPC分类号： H01L21/67276 ,  G01R31/2806 ,  H01L21/4853 ,  H01L21/67092 ,  H01L21/67144 ,  H01L21/67282 ,  H01L21/78 ,  H01L22/14 ,  H01L23/544 ,  H01L2223/54433 ,  H05K13/08

    摘要： An automated module (3) for assembly lines (1) to assemble electronic devices (P). The automated module (3) comprises a plurality of cells (5). Each cell (5) comprises: a support structure (51), a control unit (53) and at least one actuating system (55), operatively connected to said control unit (53), for receiving commands and for transmitting the results obtained, in the form of data, from and to said control unit (53). The automated module (3) comprises: at least one moving device (36), for moving at least one electronic device (P) among the different cells (5) comprised in the module (3); and a supervision unit (32). Said supervision unit is suited to: interact with each control unit (53) of each cell (5), thus sending commands to control each single cell (5) and receiving the respective results from the respective control units (53) in the form of data; and to control said at least one moving device (36) for its activation, so as to move the electronic devices (P) among the different cells (5). The cells (5) are independent to one another and are assembled with one another in a modular manner in the desired sequence, so as to perform a desired sequence of operations on the electronic device (P).

    摘要翻译： 一种用于装配线（1）以组装电子装置（P）的自动模块（3）。 自动模块（3）包括多个单元（5）。 每个单元（5）包括：可操作地连接到所述控制单元（53）的支撑结构（51），控制单元（53）和至少一个致动系统（55），用于接收命令并传送所获得的结果， 以数据的形式来自所述控制单元（53）。 自动化模块（3）包括：至少一个移动装置（36），用于移动包括在模块（3）中的不同单元（5）中的至少一个电子装置（P）; 和监督单元（32）。 所述监控单元适于：与每个小区（5）的每个控制单元（53）进行交互，从而发送命令以控制每个单个小区（5）并且以各自的控制单元（53）的形式从相应的控制单元（53）接收各自的结果， 数据; 并且控制所述至少一个移动装置（36）进行激活，以便移动不同小区（5）中的电子装置（P）。 单元（5）彼此独立并且以所需顺序的模块化方式彼此组装，从而在电子设备（P）上执行所需的操作顺序。

    粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
    5.
    发明申请
    粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法 审中-公开
    粘合片，用于形成保护膜的复合片，以及用保护膜制造芯片的方法

    公开(公告)号：WO2014155756A1

    公开(公告)日：2014-10-02

    申请号：PCT/JP2013/063597

    申请日：2013-05-15

    申请人： リンテック株式会社

    发明人： 佐伯　尚哉 ,  山本　大輔 ,  高野　健

    IPC分类号： H01L21/301 ,  B23K26/00 ,  B32B27/00 ,  C09J7/02 ,  H01L23/00 ,  H01L23/28

    CPC分类号： H01L23/295 ,  C09J7/243 ,  C09J7/385 ,  C09J2203/326 ,  H01L21/561 ,  H01L21/6836 ,  H01L23/3171 ,  H01L23/544 ,  H01L24/27 ,  H01L2221/68327 ,  H01L2221/68377 ,  H01L2223/54433 ,  H01L2223/54486 ,  H01L2224/27003 ,  H01L2224/27334 ,  H01L2924/3025

    摘要： 　剥離シート２０と、剥離シート２０の剥離面２０Ａ上に積層された保護膜形成用複合シート１０とを備え、保護膜形成用複合シート１０は、基材２と、基材２の一方の主面２Ａに積層された粘着剤層３とを備えた粘着シート１、および粘着シート１の粘着剤層３側の主面１Ａの少なくとも一部の領域１ａに積層された、硬化により保護膜を形成可能な保護膜形成用フィルム４を備え、保護膜形成用複合シート１０の保護膜形成用フィルム４側の主面１０Ａと剥離シート２０の剥離面２０Ａとが貼合するように、保護膜形成用複合シート１０は剥離シート２０に積層され、保護膜形成用複合シート１０の保護膜形成用フィルム４側の主面１０Ａにおける、使用時に被加工部材Ｗに貼付されるべき領域である加工用領域１０ａは、保護膜形成用フィルム４の剥離面２０Ａに対向する主面４Ａの全領域と等しいまたは当該主面４Ａの全領域を包含する。上記保護膜形成用複合シート１０は、フィルム飛散の問題の発生が抑制されている。

    摘要翻译： 提供了一种脱模片（20）; 以及用于形成层压在所述剥离片（20）的剥离面（20A）上的保护膜的复合片（10）。 用于形成保护膜的复合片（10）包括：具有层压在基材（2）的一个主表面（2A）上的基材（2）和粘合层（3）的粘合片（1） 和用于形成保护膜的薄膜（4），所述薄膜层叠在粘合剂层（3）上的粘合片（1）的主表面（1A）的至少一部分（1a）上，所述薄膜（4）能够 固化时形成保护膜。 用于形成保护膜的复合片（10）层压在剥离片（20）上，使得用于在膜（4）侧形成保护膜的复合片（10）的主表面（10A）用于 形成保护膜与脱模片（20）的剥离面（20A）接合。 在用于形成保护膜的膜（4）一侧上形成保护膜的复合片（10）的主表面（10A）上的加工区域（10a） 在使用时要加工（W）等于用于形成面向剥离表面（20A）的保护膜的膜（4）的主表面（4A）的整个区域，或者包围主表面的整个区域 （4A）。 用于形成保护膜的复合片（10）对薄膜散射问题的敏感性降低。

    半导体器件制造方法及半导体器件
    8.
    发明申请
    半导体器件制造方法及半导体器件 审中-公开

    公开(公告)号：WO2013170725A1

    公开(公告)日：2013-11-21

    申请号：PCT/CN2013/075453

    申请日：2013-05-10

    申请人： 无锡华润上华科技有限公司

    发明人： 杨鑫

    IPC分类号： H01L21/00 ,  H01L23/544 ,  G03F7/20 ,  G03F9/00

    CPC分类号： H01L23/544 ,  G03F7/20 ,  G03F9/708 ,  H01L21/00 ,  H01L2223/54433 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

    摘要： 提供了一种半导体器件（10）的制造方法，该方法包括多个功能层（110、120）的介质层（112、121）的积淀步骤、接触孔（114）或通孔（123）的形成步骤以及金属层（113、122）的形成步骤，所述接触孔（114）或通孔（123）形成步骤和金属层（113、122）的形成步骤中，包括对介质层（112、121）和金属层（113、122）上与刻号标记（130）光刻对应的区域进行光刻曝光的步骤，在至少一个功能层（110、120）上，所述对与刻号标记（130）光刻对应的区域进行光刻曝光的步骤仅针对所述金属层（113、122）。以及由上述方法得到的半导体器件（10）。所述方法及器件既不影响刻号标记（130）的读取，也能够避免刻号标记（130）附近区域聚焦缺陷的问题。

    半導体装置の製造方法および製造装置
    9.
    发明申请
    半導体装置の製造方法および製造装置 审中-公开
    半导体器件制造方法和制造设备

    公开(公告)号：WO2013161447A1

    公开(公告)日：2013-10-31

    申请号：PCT/JP2013/057737

    申请日：2013-03-18

    申请人： 富士電機株式会社

    发明人： 田中　敦之 ,  辻　崇

    IPC分类号： H01L21/66

    CPC分类号： H01L23/544 ,  G01N21/9501 ,  H01L21/67282 ,  H01L21/67288 ,  H01L22/12 ,  H01L29/1608 ,  H01L29/2003 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54433 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

    摘要： 　半導体基板（１０）の内部に作製するチップの領域（１１Ａ）を規定する座標位置の基準となるマーカー（１１（１１ａ～１１ｃ））を形成し、半導体基板（１０）上の結晶欠陥（１２）を検出する。そして、検出した結晶欠陥（１２）の座標位置をマーカー（１１（１１ａ～１１ｃ））に基づき検出する。これにより、半導体基板（１０）上に作製する半導体チップのうちどのチップのどの位置に結晶欠陥（１２）が含まれるかを検出できる。このようにして、半導体基板上の結晶欠陥の位置がどの半導体装置のどの位置に含まれるかを容易に検出できる。

    摘要翻译： 形成标记（11（11a-11c）），其用作用于规定在半导体衬底（10）内制造的芯片的区域（11A）的坐标位置的参考，并且在半导体衬底上检测晶体缺陷（12） （10）。 此外，基于标记（11（11a-11c））检测检测到的晶体缺陷（12）的坐标位置。 该配置使得能够从制造在半导体衬底（10）上的半导体芯片之间相对于哪个位置和哪个芯片晶体缺陷（12）存在，从而能够容易地检测哪个半导体器件和哪个位置 被包括在半导体衬底上的晶体缺陷的位置。