公开(公告)号：WO2016180883A1

公开(公告)日：2016-11-17

申请号：PCT/EP2016/060569

申请日：2016-05-11

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： RICHTER, Daniel ,  HOLLAND, Brendan

IPC: H01L33/48 ,  H01L21/48 ,  H01L25/075

CPC classification number: H01L21/4839 ,  H01L21/4828 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49575 ,  H01L23/49861 ,  H01L25/0753 ,  H01L33/486 ,  H01L33/62 ,  H01L2224/27013 ,  H01L2933/0033

Abstract: Die Erfindung betrifft ein Verfahren zum Bearbeiten eines zumindest einen elektrisch leitenden Kontaktabschnitt aufweisenden Leiterrahmens, umfassend die folgenden Schritte: - Bilden einer Vertiefung in dem zumindest einen elektrisch leitenden Kontaktabschnitt, so dass ein erster elektrisch leitender Unterkontaktabschnitt und ein zweiter elektrisch leitender Unterkontaktabschnitt gebildet werden, die mittels der Vertiefung voneinander abgegrenzt sind, - Bilden eines einen den Leiterrahmen zumindest teilweise einbettenden Gehäuserahmen (1003) aufweisendes Gehäuses aus einem Gehäusewerkstoff, wobei das Bilden des Gehäuses ein Einbringen von Gehäusewerkstoff (1605) in die Vertiefung umfasst, so dass zwischen dem ersten und dem zweiten elektrisch leitenden Unterkontaktabschnitt ein mittels des in die Vertiefung eingebrachten Gehäusewerkstoffs gebildeter Gehäuserahmenabschnitt gebildet wird, um den ersten und den zweiten elektrischen leitenden Unterkontaktabschnitt mittels des Gehäuserahmenabschnitts mechanisch zu stabilisieren. Die Erfindung betrifft ferner einen Leiterrahmen sowie eine optoelektronische Leuchtvorrichtung.

Abstract translation: 本发明涉及一种用于处理至少一个导电接触部分，其具有引线框，其包括以下步骤的方法： - 使得第一导电分接触部分和一个第二导电下接触部形成在所述至少一个导电接触部分的凹部， 通过该凹部的方式从彼此分开， - 形成的引线框至少部分地嵌入所述外壳帧（1003）的壳体材料的表现出壳体，所述壳体的其中形成包括在所述凹部内的插入体材料（1605），使得第一和之间 第二导电表面接触部分由插入到凹部壳体材料形成齿条部，以在第一和第二导电子接触部的手段由所述Gehäu来形成 serahmenabschnitts机械地稳定。 本发明还涉及一种引线框和光电子发射器件。

公开(公告)号：WO2016166834A1

公开(公告)日：2016-10-20

申请号：PCT/JP2015/061573

申请日：2015-04-15

Applicant: 三菱電機株式会社

Inventor： 梶原　孝信 ,  大前　勝彦 ,  伏江　俊祐 ,  椋田　宗明 ,  中島　大輔 ,  元岡　誠裕 ,  宮西　宏幸 ,  仲松　有紀 ,  鈴木　淳也

IPC: H01L23/28 ,  H01L23/29 ,  H01L23/31 ,  H01L25/07 ,  H01L25/18

CPC classification number: H01L23/051 ,  H01L21/4821 ,  H01L21/4842 ,  H01L21/4846 ,  H01L21/565 ,  H01L21/6715 ,  H01L23/295 ,  H01L23/3107 ,  H01L23/4334 ,  H01L23/49513 ,  H01L23/49524 ,  H01L23/49541 ,  H01L23/49548 ,  H01L24/33 ,  H01L25/07 ,  H01L25/18 ,  H01L2224/32245 ,  H01L2224/37147 ,  H01L2224/37599 ,  H01L2224/40 ,  H01L2224/73265 ,  H01L2224/84801 ,  H01L2924/181 ,  H01L2924/19105 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 半導体装置（１００）において、リードフレーム（２）の放熱面（２ｂ）に、第一のモールド樹脂（７）により成形された第一のスカート部（７ａ）と、第二のモールド樹脂（８）により成形された第二のスカート部（８ａ）を設けた。また、薄肉成形部（８ｂ）は、第二のモールド樹脂（８）により第二のスカート部（８ａ）と一体的に成形される。このような構成により、薄肉成形部（８ｂ）とリードフレーム（２）との密着性が高く、放熱性と絶縁性に優れた半導体装置（１００）が得られる。

Abstract translation: 一种半导体器件（100），其中引线框架（2）的散热表面（2b）设置有由第一模制树脂（7）形成的第一裙部（7a）和第二裙部（8a） ）由第二模制树脂（8）形成。 使用第二模制树脂（8）将薄壁部分（8b）与第二裙部（8a）整体形成。 作为这种结构的结果，可以获得薄壁部分（8b）和引线框架（2）之间没有高粘合力的半导体器件（100），并且具有优异的散热性能和绝缘性能。

公开(公告)号：WO2016094718A1

公开(公告)日：2016-06-16

申请号：PCT/US2015/065091

申请日：2015-12-10

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： RANMUTHU, Indumini, W.

IPC: H05K1/14

CPC classification number: H01L23/49568 ,  H01L23/49524 ,  H01L23/49548 ,  H01L23/49551 ,  H01L23/49575 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L25/0657 ,  H01L25/071 ,  H01L25/16 ,  H01L27/088 ,  H01L2224/371 ,  H01L2224/37147 ,  H01L2224/37599 ,  H01L2224/40245 ,  H01L2224/84 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00

Abstract: In described examples of techniques for integrating power field-effect transistors (FETs), pre-drivers, controllers, and/or resistors into a common multi-chip package for implementing multi-phase bridge circuits, the techniques may provide a multi-chip package (62) with at least two high-side (HS) FETs (80) and at least two low-side (LS) FETs (82, 84, 86), and place the at least two HS FETs or the at least LS FETs on a common die (80). Placing at least two FETs on a common die may reduce the number of die and the number of thermal pads (i.e., die pads) needed to implement a set of power FETs, thereby decreasing component count of a multi-phase bridge circuit and/or allowing a more compact, higher current density multi-phase bridge circuit to be obtained without significantly increasing thermal power dissipation of the circuit.

Abstract translation: 在用于将功率场效应晶体管（FET），预驱动器，控制器和/或电阻器集成到用于实现多相桥式电路的公共多芯片封装中的技术的所述示例中，该技术可以提供多芯片封装 （62）与至少两个高侧（HS）FET（80）和至少两个低侧（LS）FET（82,84,86））连接，并且将至少两个HS FET或至少LS FET放置 在共同的模具（80）上。 在公共管芯上放置至少两个FET可以减少芯片的数量和实现一组功率FET所需的热焊盘数量（即，焊盘），从而减少多相桥式电路的元件数量和/或 允许获得更紧凑，更高电流密度的多相桥式电路，而不显着增加电路的热功率耗散。

公开(公告)号：WO2016067621A1

公开(公告)日：2016-05-06

申请号：PCT/JP2015/005449

申请日：2015-10-29

Applicant: 株式会社デンソー

Inventor： 吉田　昌只

IPC: H01L23/08 ,  H01L23/50

CPC classification number: H01L23/562 ,  H01L21/4803 ,  H01L21/565 ,  H01L23/04 ,  H01L23/057 ,  H01L23/13 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49551 ,  H01L23/49575 ,  H01L23/49589 ,  H01L23/49861 ,  H01L23/50 ,  H01L25/16 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 　電子回路部品は、電子部品（Ａ、Ｂ）と、電子部品（Ａ、Ｂ）の配置に対応した回路パターンを形成するリードフレーム（１）と、インサート成形によりリードフレーム（１）の一部が内部に配置された樹脂部材（２）と、電子部品（Ａ、Ｂ）が配置された樹脂部材（２）の第一面（２ａ）を被覆する第一蓋部材（８）と、を備える。樹脂部材（２）の第一面（２ａ）には、電子部品（Ａ、Ｂ）が配置される凹形状のランド（３１、３２）が形成され、ランド（３１、３２）の底面（Ｚ）には、リードフレーム（１）の一部であって電子部品（Ａ、Ｂ）に電気的に接続される複数の端子部（４０～５７）が配置され、第一蓋部材（８）のうちランド（３１、３２）に対向する部位には、電子部品（Ａ、Ｂ）と第一蓋部材（８）との間にクリアランス（Ｃ１、Ｃ２）を形成する凹部（８１）が形成されている。

Abstract translation: 该电子电路部件具有：电子部件（A，B）; 形成与电子部件（A，B）的配置对应的电路图案的引线框架（1）。 通过嵌件成型将引线框架（1）的一部分设置在其中的树脂构件（2） 以及覆盖其上设置有电子部件（A，B）的树脂部件（2）的第一表面（2a）的第一盖部件（8）。 在树脂部件（2）的第一表面（2a）中，在所述焊盘（31）的底面（Z）处形成有要设置电子部件（A，B）的凹陷部（31,32） ，32），设置多个端子部（40-57），所述端子部是引线框架（1）的一部分，与电子部件（A，B）电连接，第一盖部件 ）区域，形成在电子部件（A，B）和第一盖部件（8）之间形成间隙（C1，C2）的凹部（81）。

公开(公告)号：WO2016031482A1

公开(公告)日：2016-03-03

申请号：PCT/JP2015/071644

申请日：2015-07-30

Applicant: SHマテリアル株式会社

Inventor： 菱木　薫 ,  豊吉　靖生

IPC: H01L23/50 ,  H01L33/62

CPC classification number: H01L23/49582 ,  H01L21/4828 ,  H01L23/49503 ,  H01L23/49548 ,  H01L33/62

Abstract: 　リードフレームとなる金属板１は、その側面及びハーフエッチング面６にのみ、Ｓｎ，Ｚｎめっき又はそれら金属を含む各種合金めっきが形成されており、半導体素子が搭載される面となる表面には、貴金属めっき層が形成されている。

Abstract translation: 在本发明中，成为引线框架的金属板（1）具有仅在其侧表面和半蚀刻表面（6）上形成的包含这些金属的Sn和Zn电镀或各种合金电镀，以及贵金属 在要成为要安装半导体元件的表面的表面上形成的镀层。

公开(公告)号：WO2015139037A1

公开(公告)日：2015-09-17

申请号：PCT/US2015/020744

申请日：2015-03-16

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： TRAN, Andy, Quang ,  JAVIER, Reynaldo, Corpuz ,  LOHIA, Alok, Kumar

IPC: H01L23/495

CPC classification number: H01L21/78 ,  H01L21/561 ,  H01L23/3107 ,  H01L23/49503 ,  H01L23/49548 ,  H01L24/97 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2924/12042 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00

Abstract: In described examples, a semiconductor device (100) includes a metallic quad flat no-lead/small outline no-lead QFN/SON-type leadframe (101) with a pad (102) and multiple leads (103) with solderable surfaces (101a, 110a). At least one set of leads (103) is aligned in a row while having one surface in a common plane (170). Each lead of the set has a protrusion (110) shaped as a reduced-thickness metal sheet. A package (160) encapsulates the assembly and the leadframe (101). The package (160) material is shaped by sidewalls (161) with the row of leads (103) positioned along an edge of a sidewall (161), and the protrusions (110) extending away from the package sidewalls (161). The common plane (170) lead surfaces and the protrusions (1 10) remain un-encapsulated. The protruding metal sheets (110) are solder-attached along with the leads (103) to absorb thermomechanical stress.

Abstract translation: 在上述实施例中，半导体器件（100）包括具有衬垫（102）和具有可焊接表面（101a）的多个引线（103）的金属四边形无引线/小外形无引线QFN / SON型引线框（101） ，110a）。 至少一组引线（103）在一行中对准，同时在公共平面（170）中具有一个表面。 组合件的每个引线具有成形为厚度较薄的金属板的突出部（110）。 封装（160）封装组件和引线框架（101）。 封装（160）材料由侧壁（161）成形，其中一排引线（103）沿着侧壁（161）的边缘定位，并且突出部分（110）远离封装侧壁（161）延伸。 公共平面（170）引导表面和突起（110）保持未封装。 突出的金属板（110）与引线（103）一起被焊接附着以吸收热机械应力。

公开(公告)号：WO2015120173A1

公开(公告)日：2015-08-13

申请号：PCT/US2015/014655

申请日：2015-02-05

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： LOPEZ, Osvaldo, Jorge ,  NOQUIL, Jonathan, Almeria

IPC: H01L27/085 ,  H01L23/495 ,  H01L29/72

CPC classification number: H01L23/49575 ,  H01L21/563 ,  H01L23/3107 ,  H01L23/49503 ,  H01L23/4952 ,  H01L23/49524 ,  H01L23/49548 ,  H01L23/49551 ,  H01L23/49562 ,  H01L23/49568 ,  H01L24/37 ,  H01L24/40 ,  H01L24/41 ,  H01L24/48 ,  H01L24/49 ,  H01L24/85 ,  H01L25/072 ,  H01L25/16 ,  H01L25/50 ,  H01L2224/371 ,  H01L2224/37124 ,  H01L2224/37147 ,  H01L2224/3716 ,  H01L2224/37599 ,  H01L2224/40245 ,  H01L2224/45015 ,  H01L2224/48106 ,  H01L2224/48108 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2224/49173 ,  H01L2224/73221 ,  H01L2224/83801 ,  H01L2224/8385 ,  H01L2224/85 ,  H01L2924/00014 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1425 ,  H01L2924/1426 ,  H01L2924/15724 ,  H01L2924/15747 ,  H01L2924/1576 ,  H01L2924/181 ,  H02M3/155 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/20752 ,  H01L2924/00012 ,  H01L2924/01028 ,  H01L2224/05599

Abstract: In described examples, a power supply system (200) has a QFN leadframe with leads and a pad (201). The pad surface facing a circuit board has a portion recessed with a depth (270) and an outline suitable for attaching side -by-side the sync FET (210) and the control FET (220) semiconductor chips. The input terminal (220a) of the control FET (220) and the grounded output terminal (210a) of the sync FET (210) are coplanar with the un-recessed portion of the pad (201) switch node terminal, so that all terminals can be directly attached to contacts of a circuit board. A driver-and-control chip is vertically stacked to the opposite pad surface and encapsulated in a packaging compound.

Abstract translation: 在所描述的示例中，电源系统（200）具有带导线的QFN引线框和焊盘（201）。 面对电路板的焊盘表面具有凹陷深度（270）的部分和适于与同步FET（210）和控制FET（220）半导体芯片并排连接的轮廓。 控制FET（220）的输入端子（220a）和同步FET（210）的接地输出端子（210a）与焊盘（201）开关节点端子的未凹陷部分共面，使得所有端子 可以直接连接到电路板的触点。 驱动器和控制芯片垂直地堆叠到相对的焊盘表面并且封装在封装复合体中。

公开(公告)号：WO2015111623A1

公开(公告)日：2015-07-30

申请号：PCT/JP2015/051545

申请日：2015-01-21

Applicant: 大日本印刷株式会社

Inventor： 永田　昌博 ,  矢崎　雅樹 ,  冨田　幸治

IPC: H01L23/50

CPC classification number: H01L24/97 ,  H01L21/4828 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/49541 ,  H01L23/49548 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 　リードフレーム１０は、半導体素子２１が搭載されるダイパッド１１と、ダイパッド１１周囲に設けられ、それぞれ第１端子部５３を含む複数の長外周リード部１２Ａおよび短外周リード部１２Ｂと、ダイパッド１１と長外周リード部１２Ａおよび短外周リード部１２Ｂとの間に配置され、ダイパッド１１を取り囲む接続リング１４とを備えている。複数の内側リード部２６Ａ～２６Ｄは、長内側リード部２６Ａ、２６Ｃと、短内側リード部２６Ｂ、２６Ｄとを含んでいる。長内側リード部２６Ａ、２６Ｃと短内側リード部２６Ｂ、２６Ｄとは、接続リング１４に沿って交互に配置されている。

Abstract translation: 一种引线框架（10），其具有：安装半导体元件（21）的芯片焊盘（11）; 设置在芯片焊盘（11）周围的多个长外周引线部分（12A）和短外周引线部分（12B），每个长外周引线部分（12A）和短外周引线部分（12B） 包括第一端子部分（53）; 以及设置在所述芯片焊盘（11）与所述长外周引线部（12A）和所述短外周引线部（12B）之间的连接环（14），所述连接环（14）包围所述管芯焊盘（11）。 多个内部引线（26A-26D）包括长内部引线（26A，26C）和短内部引线（26B，26D）。 长内部引线（26A，26C）和短内部引线（26B，26D）沿连接环（14）交替布置。

公开(公告)号：WO2015087482A1

公开(公告)日：2015-06-18

申请号：PCT/JP2014/005625

申请日：2014-11-10

Applicant: 株式会社デンソー

Inventor： 小林　渉 ,  林　英二 ,  神田　和輝

IPC: B23K26/00 ,  B23K26/359 ,  H01L21/50 ,  H01L21/52

CPC classification number: B23K26/359 ,  B23K26/00 ,  B23K26/0006 ,  B23K26/0078 ,  B23K26/0081 ,  B23K26/0084 ,  B23K26/0626 ,  B23K2201/40 ,  B23K2203/08 ,  H01L21/4821 ,  H01L23/3107 ,  H01L23/3142 ,  H01L23/49513 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49582 ,  H01L24/32 ,  H01L2224/291 ,  H01L2224/29139 ,  H01L2224/29144 ,  H01L2224/29155 ,  H01L2224/29164 ,  H01L2224/2919 ,  H01L2224/32245 ,  H01L2224/83385 ,  H01L2224/83439 ,  H01L2224/83444 ,  H01L2224/83455 ,  H01L2224/83464 ,  H01L2924/40102 ,  H01L2924/014 ,  H01L2924/00014

Abstract: 本発明は、従来よりも低エネルギー密度のエネルギービームにより、金属部材と他部材との密着性を確保できる粗面、もしくは、金属部材におけるはんだの拡がりを抑制できる粗面を形成することを目的とする。本発明の基材（２１）の表面（２１ａ）に金属薄膜（２２）が設けられた金属部材（２）の表面加工方法は、前記金属薄膜の表面（２２ａ）に対して、エネルギー密度が１００Ｊ／ｃｍ ２ 以下であるパルス発振のレーザービームを、パルス幅を１μ秒以下として照射することにより前記金属薄膜の表面部分を溶融または蒸発させ、前記溶融または蒸発の後に、前記金属薄膜の表面部分を凝固させることで、前記金属薄膜の表面を粗面化する、ことを有し、前記金属薄膜は、Ｎｉ、Ａｕ、Ｐｄ、Ａｇのうちの少なくとも一つを主成分とする材料で構成されている。

Abstract translation: 本发明的目的是通过能量密度低于常规能量束的能量束形成一种粗糙表面，其确保金属构件和其它构件之间的粘附，或能够抑制 焊接在金属部件上。 公开了一种处理金属构件（2）的表面的方法，其具有设置在基材（21）的表面（21a）上的金属薄膜（22）。 该方法具有通过以下方式使金属薄膜的表面粗糙化的步骤：通过用脉冲宽度相等的脉冲振荡激光束照射金属薄膜的表面（22a）来熔化或蒸发金属薄膜的表面部分 所述脉冲振荡激光束的能量密度等于或小于100J / cm 2; 并在熔化或蒸发之后使金属薄膜的表面部分凝结。 金属薄膜由以Ni，Au，Pd和Ag组成的组中的至少一种元素作为主要成分的材料构成。

公开(公告)号：WO2015043499A1

公开(公告)日：2015-04-02

申请号：PCT/CN2014/087508

申请日：2014-09-26

Applicant: 杰群电子科技(东莞)有限公司

Inventor： 曹周

IPC: H01L23/367 ,  H01L23/495 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L23/49568 ,  H01L21/4825 ,  H01L21/4839 ,  H01L21/4842 ,  H01L21/56 ,  H01L23/3107 ,  H01L23/49537 ,  H01L23/49548 ,  H01L23/49562 ,  H01L24/36 ,  H01L24/40 ,  H01L2224/32245 ,  H01L2224/40245 ,  H01L2924/00014 ,  H01L2224/37099 ,  H01L2224/84801

Abstract: 一种半导体封装结构及其成型方法，所述半导体封装结构包括散热片框架（2）和引线框架（1），所述散热片框架（2）连有散热片（4），所述引线框架（1）的芯片座（21）上贴有芯片（3），所述散热片（4）和芯片（3）通过结合材（5）连接在一起，所述引线框架（1）设有第一管脚（22），所述散热片框架（2）上设有第二管脚（43）和第三管脚（44）。所述半导体封装结构成型方法将第二管脚（43）、第三管脚（44）设置在散热片（4）上面，第一管脚（22）与芯片座（21）底部电极相连接，为电流输入端；散热片框架（2）上的3个第二管脚（43）与芯片（3）上表面电极相连接，为电流输出端；散热片框架（2）上的第三管脚（44）焊接导线，为电流控制端，大大减少了导线的应用，进而减少热量的损耗；注塑成型后，半导体双面均露出胶体，实现双面散热，提高半导体的散热功能。