公开(公告)号：WO2017114311A1

公开(公告)日：2017-07-06

申请号：PCT/CN2016/111735

申请日：2016-12-23

申请人： 华为技术有限公司

发明人： 龚玉平 ,  侯召政 ,  王军鹤

IPC分类号： H01L25/00 ,  H01L23/488

CPC分类号： H01L23/488 ,  H01L25/00 ,  H01L2224/16225 ,  H01L2924/15311 ,  H01L2924/18161

摘要： 一种系统级封装模块组件，包括基板（10）、与基板电连接的芯片（12）、电感（15）及电器元件（17），基板包括第一表面（111）、与第一表面相对的第二表面（112）及收容槽（113），收容槽贯穿第二表面以及第一表面；电感包括磁芯（151）及电感线圈（153），磁芯包括基体（154）及凸设于基体的一外表面的凸台（155），基体凸设有凸台的外表面与第二表面贴合，凸台收容于收容槽内，电感线圈嵌设于凸台内，芯片包括一安装面（120），芯片装设于第一表面上且安装面与第一表面间隔相对，收容槽内的凸台正投影于芯片的安装面上，电器元件位于芯片周缘。还提供一种系统级封装模块及电子设备。

公开(公告)号：WO2017111769A1

公开(公告)日：2017-06-29

申请号：PCT/US2015/000160

申请日：2015-12-22

申请人： INTEL CORPORATION

发明人： KAMGAING, Telesphor ,  DOGIAMIS, Georgios, C. ,  NAIR, Vijay, K. ,  FALCON, Javier, A. ,  LIFF, Shawna, M. ,  TOMITA, Yoshihiro

IPC分类号： H01L23/66 ,  H01L23/48 ,  H01L25/065

CPC分类号： H01L23/48 ,  H01L23/66 ,  H01L2223/6672 ,  H01L2223/6677 ,  H01L2224/16227 ,  H01L2224/16265 ,  H01L2924/15153 ,  H01L2924/15159 ,  H01L2924/15192 ,  H01L2924/15321 ,  H01L2924/18161 ,  H01L2924/19011 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19103 ,  H01L2924/19104

摘要： Embodiments of the invention include a microelectronic device that includes a first silicon based substrate having compound semiconductor components. The microelectronic device also includes a second substrate coupled to the first substrate. The second substrate includes an antenna unit for transmitting and receiving communications at a frequency of approximately 4 GHz or higher.

摘要翻译： 本发明的实施例包括微电子器件，其包括具有化合物半导体组件的第一硅基衬底。 微电子器件还包括耦合到第一衬底的第二衬底。 第二基板包括用于以大约4GHz或更高的频率发送和接收通信的天线单元。

公开(公告)号：WO2017099931A1

公开(公告)日：2017-06-15

申请号：PCT/US2016/061043

申请日：2016-11-09

申请人： INTEL CORPORATION

发明人： GOH, Eng Huat ,  LIM, Min Suet ,  SIR, Jiun Hann

IPC分类号： H01L23/31 ,  H01L23/00 ,  H01L23/498

CPC分类号： H01L25/0657 ,  H01L23/3128 ,  H01L25/105 ,  H01L25/18 ,  H01L25/50 ,  H01L27/108 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2225/0651 ,  H01L2225/0652 ,  H01L2225/06548 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/15331 ,  H01L2924/1815 ,  H01L2924/18161 ,  H01L2924/00014

摘要： A computer memory module can include a molded layer disposed on a DRAM substrate. The molded layer can encapsulate a DRAM die and wire bonds that connect the DRAM die to the DRAM substrate, and can be shaped to include at least one cavity having a footprint sized to accommodate a system on chip (SOC) die. The DRAM module can attach to an SOC package so that the SOC die and the DRAM die are both positioned between the DRAM substrate and the SOC package, the DRAM substrate can form its electrical connections on only one side of the DRAM substrate, and the SOC die can fit at least partially into the cavity in the molded layer. This can reduce a package Z-height, compared to conventional DRAM packages in which the SOC die and the DRAM die are positioned on opposite sides of the DRAM substrate.

摘要翻译： 计算机存储器模块可以包括设置在DRAM基板上的模制层。 模制层可以封装DRAM管芯和将DRAM管芯连接至DRAM衬底的引线接合，并且可以被成形为包括至少一个具有尺寸适合于容纳片上系统（SOC）管芯的覆盖区的空腔。 DRAM模块可以连接到SOC封装，使得SOC裸片和DRAM裸片都位于DRAM衬底和SOC封装之间，DRAM衬底可以仅在DRAM衬底的一侧形成其电连接，并且SOC 模具可以至少部分地配合到模制层中的空腔中。 与其中SOC裸片和DRAM裸片位于DRAM衬底的相对侧上的常规DRAM封装相比，这可以减小封装Z高度。

公开(公告)号：WO2017027389A1

公开(公告)日：2017-02-16

申请号：PCT/US2016/045809

申请日：2016-08-05

申请人： QORVO US, INC.

发明人： COSTA, Julio C. ,  MORRIS, Thomas Scott ,  HAMMOND, Jonathan Hale ,  JANDZINSKI, David ,  PARKER, Stephen ,  CHADWICK, Jon

IPC分类号： H01L23/31 ,  H01L21/56

CPC分类号： H01L21/56 ,  H01L21/561 ,  H01L21/563 ,  H01L23/295 ,  H01L23/3135 ,  H01L23/4334 ,  H01L2224/0401 ,  H01L2224/131 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/97 ,  H01L2924/10271 ,  H01L2924/10329 ,  H01L2924/1033 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/15313 ,  H01L2924/18161 ,  H01L2924/19011 ,  H01L2924/19105 ,  H01L2224/81 ,  H01L2924/014 ,  H01L2924/00014

摘要： A flip chip module having at least one flip chip die is disclosed. The flip chip module includes a carrier having a top surface with a first mold compound residing on the top surface. A first mold compound is disposed on the top surface of the carrier. A first thinned flip chip die resides over a first portion of the first mold compound with interconnects extending through the first portion to the top surface wherein the first portion of the mold compound fills a region between the first flip chip die and the top surface. A second mold compound resides over the substrate and provides a first recess over the first flip chip die wherein the first recess extends to a first die surface of the first flip chip die. A third mold compound resides in the first recess and covers an exposed surface of the flip chip die.

摘要翻译： 公开了一种具有至少一个倒装芯片的倒装芯片模块。 倒装芯片模块包括具有顶表面的载体，第一模具化合物位于顶表面上。 第一模具化合物设置在载体的顶表面上。 第一变薄的倒装芯片模具位于第一模具化合物的第一部分之上，其中互连件延伸穿过第一部分到顶部表面，其中模具化合物的第一部分填充第一倒装芯片模具和顶部表面之间的区域。 第二模具化合物位于衬底上并且在第一倒装芯片模具上方提供第一凹部，其中第一凹部延伸到第一倒装芯片模具的第一模具表面。 第三模具化合物位于第一凹部中并且覆盖倒装芯片裸片的暴露表面。

公开(公告)号：WO2016176037A1

公开(公告)日：2016-11-03

申请号：PCT/US2016/027195

申请日：2016-04-13

申请人： VERILY LIFE SCIENCES LLC

发明人： PEPIN, Brian, Mark ,  ETZKORN, James

IPC分类号： H01L23/31 ,  H01L23/498 ,  A61B5/00

CPC分类号： A61B5/1477 ,  A61B5/0205 ,  A61B5/02055 ,  A61B5/6801 ,  A61B5/6821 ,  A61B2560/0412 ,  A61B2562/12 ,  A61B2562/164 ,  H01L21/4853 ,  H01L21/56 ,  H01L23/29 ,  H01L23/3121 ,  H01L23/3142 ,  H01L23/4985 ,  H01L24/32 ,  H01L24/83 ,  H01L2223/6677 ,  H01L2224/16227 ,  H01L2224/32221 ,  H01L2224/32501 ,  H01L2224/48227 ,  H01L2224/8338 ,  H01L2924/1815 ,  H01L2924/18161

摘要： A flexible electronic device is provided that includes electronics, metal traces, and other components at least partially encapsulated in a protective, corrosion- and fluid-resistant encapsulating adhesive coating. The device include electronics, sensors, and other components disposed on a flexible substrate that is configured to be mounted to a body or disposed in some other environment of interest. The encapsulating adhesive coating is flexible and adheres securely to the electronics, metal traces, and other components disposed on the flexible substrate. The encapsulating adhesive coating prevents voids from forming proximate the components within which water or other chemicals could be deposited from the environment of the device. The encapsulating adhesive coating could include silicone or other flexible highly adhesive substances. The encapsulating adhesive coating could be a conformal coating.

摘要翻译： 提供了一种柔性电子器件，其包括至少部分地封装在保护性，耐腐蚀和耐流体的封装粘合剂涂层中的电子器件，金属迹线和其它部件。 该装置包括设置在柔性基板上的电子器件，传感器和其它部件，其被构造成安装到主体或设置在感兴趣的其它环境中。 封装粘合剂涂层是柔性的并且牢固地粘附到设置在柔性基底上的电子器件，金属迹线和其它部件。 封装粘合剂涂层防止在构件附近形成空隙，水分或其它化学物质可以从该部件沉积在装置的环境中。 封装粘合剂涂层可以包括硅树脂或其它柔性高粘合性物质。 封装粘合剂涂层可以是保形涂层。

公开(公告)号：WO2016165074A1

公开(公告)日：2016-10-20

申请号：PCT/CN2015/076562

申请日：2015-04-14

申请人： 华为技术有限公司

发明人： 符会利 ,  张晓东 ,  林志荣 ,  馬志強

IPC分类号： H01L23/522 ,  H01L23/48

CPC分类号： H01L23/528 ,  H01L21/563 ,  H01L21/568 ,  H01L23/367 ,  H01L23/48 ,  H01L23/49 ,  H01L23/49811 ,  H01L23/5329 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L25/03 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/24137 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2224/73267 ,  H01L2224/92125 ,  H01L2224/9222 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2924/141 ,  H01L2924/143 ,  H01L2924/15311 ,  H01L2924/16251 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/3025 ,  H01L2924/351

摘要： 一种芯片，其包括载体(220)、重布线结构(240)和多个封装功能模块(260)，所述多个封装功能模块均有至少一部分被胶体(262)包裹，并被并行固定在所述重布线结构上，所述重布线结构被固定在所述载体上，所述重布线结构中包括一层或多层重布线金属层(242)，所述重布线金属层将所述多个封装功能模块与所述载体通信连接，所述重布线结构中还包括一层或多层互连金属层(244)，所述互连金属层与至少两个封装功能模块通信连接，以在至少两个封装功能模块间提供信号通路。在所述芯片中，两个封装功能模块被并行放置到载体上，并通过重布线结构来建立彼此之间的信号通路，因此不存在由叠加引起的散热问题，而且能够有效地保证封装功能模块间的信号通路的长度不会过长。

公开(公告)号：WO2016087904A1

公开(公告)日：2016-06-09

申请号：PCT/IB2014/066623

申请日：2014-12-05

申请人： 三星电子株式会社 ,  孙凤辰 ,  严尧世 ,  李章雨

发明人： 孙凤辰 ,  严尧世 ,  李章雨

IPC分类号： H01L25/065

CPC分类号： H01L25/50 ,  H01L21/67092 ,  H01L24/11 ,  H01L24/16 ,  H01L24/17 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/11849 ,  H01L2224/16227 ,  H01L2224/73253 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1094 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/18161 ,  H01L2924/3511

摘要： 提供了一种制造半导体装置的设备和一种利用该制造设备制造半导体封装件的方法。制造设备可以包括具有多个通孔的基体和分别被通孔束缚的重量块。

公开(公告)号：WO2016080116A1

公开(公告)日：2016-05-26

申请号：PCT/JP2015/079161

申请日：2015-10-15

申请人： 日東電工株式会社

发明人： 志賀　豪士 ,  石井　淳 ,  飯野　智絵

IPC分类号： H01L21/60 ,  H01L21/56

CPC分类号： H01L21/561 ,  H01L24/81 ,  H01L24/97 ,  H01L2224/16235 ,  H01L2224/32225 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/83191 ,  H01L2224/97 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2224/83

摘要： 　半導体チップが支持体上に固定された積層体を準備する工程Ａと、積層体の半導体チップ上に、封止用シートと保護フィルムとを配置する工程Ｂと、半導体チップを封止用シートに埋め込み、半導体チップが封止用シートに埋め込まれた封止体を形成する工程Ｃと、封止体の封止用シートを熱硬化させる工程Ｄと、工程Ｄの後に、保護フィルムを剥離する工程Ｅとを含む半導体装置の製造方法。

摘要翻译： 一种半导体器件的制造方法，其特征在于，具备：将半导体芯片固定在支撑体上的层叠体的制造工序A， 步骤B，用于在层压体的半导体芯片上布置密封片和保护膜; 用于将半导体芯片嵌入密封片中并形成其中半导体芯片嵌入密封片中的密封体的步骤C; 用于使密封体的密封片热固的步骤D; 以及在前一步骤D之后剥离保护膜的步骤E。

公开(公告)号：WO2015199817A1

公开(公告)日：2015-12-30

申请号：PCT/US2015/029218

申请日：2015-05-05

申请人： APPLE INC.

发明人： PANG, Mengzhi ,  ZHAI, Jun

IPC分类号： H01L23/538 ,  H01L21/60 ,  H01L25/10 ,  H01L21/56

CPC分类号： H01L25/18 ,  H01L21/56 ,  H01L21/568 ,  H01L23/50 ,  H01L23/5389 ,  H01L24/13 ,  H01L24/16 ,  H01L24/19 ,  H01L24/73 ,  H01L24/81 ,  H01L24/92 ,  H01L24/96 ,  H01L24/97 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/13124 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/24195 ,  H01L2224/73209 ,  H01L2224/81005 ,  H01L2224/92124 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2224/81

摘要： A semiconductor device package includes a logic die (102) coupled to a memory die (108) in a face-to-face configuration with small interconnect pitch (at most about 50 pm) and small distances between the die (at most about 50 pm). The logic die may be connected to a redistribution layer (112) with terminals that are fanned out, or spaced out, to provide space for the face-to-face connections to the memory die. The memory die may be connected to the logic die before or after the logic die is connected to the redistribution layer. The logic die and the memory die may be at least partially encapsulated in an encapsulant (110). Routing (114) in the redistribution layer may connect the logic die and/or the memory die to ball grid array terminals coupled to the bottom of the redistribution layer and/or discrete devices (118) coupled to the redistribution layer.

摘要翻译： 半导体器件封装包括以小的互连间距（至多约50μm）和裸片之间的距离小（至多约50μm）以面对面配置耦合到存储器管芯（108）的逻辑管芯（102） ）。 逻辑管芯可以连接到再分配层（112），端子被扇形出或间隔开，以提供用于与存储管芯的面对面连接的空间。 在逻辑管芯连接到再分配层之前或之后，存储器管芯可以连接到逻辑管芯。 逻辑管芯和存储管芯可以至少部分地封装在密封剂（110）中。 再分配层中的路由（114）可以将逻辑管芯和/或存储管芯连接到耦合到再分配层的底部的球栅阵列端子和/或耦合到再分配层的分立器件（118）。

公开(公告)号：WO2015199030A1

公开(公告)日：2015-12-30

申请号：PCT/JP2015/067892

申请日：2015-06-22

申请人： 凸版印刷株式会社

发明人： 小林　茜 ,  芥川　泰人

IPC分类号： H01L23/12 ,  C09J201/00 ,  H05K3/00

CPC分类号： H01L23/49838 ,  C09J7/22 ,  C09J201/00 ,  C09J2203/326 ,  H01L21/4853 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/12 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/49822 ,  H01L23/49894 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L24/96 ,  H01L2221/68318 ,  H01L2221/68331 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2221/68386 ,  H01L2224/1146 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13644 ,  H01L2224/16104 ,  H01L2224/16227 ,  H01L2224/16501 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29387 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/81143 ,  H01L2224/81191 ,  H01L2224/81193 ,  H01L2224/81395 ,  H01L2224/81411 ,  H01L2224/81444 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/83005 ,  H01L2224/83104 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83862 ,  H01L2224/83874 ,  H01L2224/92 ,  H01L2224/9211 ,  H01L2224/92125 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/19105 ,  H01L2924/3511 ,  H05K3/00 ,  H01L2924/00012 ,  H01L2224/16225 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/01082 ,  H01L2924/01047 ,  H01L2924/01029 ,  H01L2924/01083 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/01322 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2221/68304 ,  H01L21/56 ,  H01L2221/68381

摘要： 　半導体装置の製造効率の改善に供される配線基板１１は、透明性を有する支持体１２と、支持体１２の主面１２ａ上に設けられると共に、光の照射により分解可能な第３樹脂を含む剥離層４１、及び剥離層４１上に設けられると共に第４樹脂を含む保護層４２とを有する接着層１３と、第１樹脂層１４、第１樹脂層１４上に設けられる第２樹脂層１９、及び第１樹脂層１４及び第２樹脂層１９の間に少なくとも設けられる配線パターン１８を有し、接着層１３上に設けられる積層体２１と、を備える。これにより、半導体チップ２２と外部接続部材である配線基板１１とを別々に製造することができるため、半導体装置１の製造効率の改善に供される。

摘要翻译： 为了提高半导体装置的制造效率而设置的该布线基板（11）具备透明支撑体（12）。 具有剥离层（41）的粘合剂层（13），其布置在所述支撑体（12）的主表面（12a）上并且包含可通过照射光分解的第三树脂和保护层（42） ），其设置在所述剥离层（41）上并且包含第四树脂; 以及布置在所述粘合剂层（13）上并包括第一树脂层（14）的层压体（21），布置在所述第一树脂层（14）上的第二树脂层（19）和布线图案 18）至少布置在第一树脂层（14）和第二树脂层（19）之间。 因此，能够单独制造作为外部连接部件的半导体芯片（22）和布线基板（11），从而提高半导体装置（1）的制造效率。