公开(公告)号：CN101211972B

公开(公告)日：2010-07-21

申请号：CN200710162658.2

申请日：2007-10-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢昀睿 ,  蔡俊琳 ,  姚智文 ,  徐百康 ,  黄宗义 ,  柳瑞兴

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7835 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0653 ,  H01L29/1083 ,  H01L29/66659

Abstract: 本发明提供一种半导体结构及其形成方法。其中该半导体结构包括：基板；第一阱区，位于上述基板上，上述第一阱区具有第一导电类型；第二阱区和第三阱区，上述第二阱区相邻于上述第一阱区，上述第二和第三阱区具有相反于上述第一导电类型的第二导电类型；第一深阱区，位于至少一部分的上述第一阱区和上述第二阱区下方，上述第一深阱区具有上述第二导电类型；第二深阱区，位于上述第三阱区下方，上述第二深阱区具有上述第二导电类型；绝缘区，位于一部分上述第一阱区中；栅极介电质，从上述绝缘区的上方延伸至上述第二阱区的上方；栅极，位于上述栅极介电质上。本发明能够提高击穿电压。

公开(公告)号：CN101262010B

公开(公告)日：2011-07-06

申请号：CN200710193994.3

申请日：2007-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王升平 ,  黄宗义 ,  王文亮

IPC: H01L29/78 ,  H01L29/786 ,  H01L29/06

CPC classification number: H01L29/7833 ,  H01L29/1083 ,  H01L29/6659 ,  H01L29/66659 ,  H01L29/7835

Abstract: 提供一种金属氧化物半导体晶体管及高压金属氧化物半导体晶体管。该半导体晶体管包括形成于半导体衬底的金属氧化物半导体晶体管，其中，此半导体衬底为第一导电型，且具有第一导电型的栓塞区域；此栓塞区域形成于第二导电型的漏极延伸区域(就高压金属氧化物半导体晶体管而言)或形成于第二导电型的轻掺杂区域(就低压金属氧化物半导体晶体管而言)。这样的结构导致较高的击穿电压。本发明原则适用于形成在块状半导体衬底上的金属氧化物半导体晶体管及形成在硅置于绝缘物上构成的金属氧化物半导体晶体管。

公开(公告)号：CN101685833B

公开(公告)日：2011-06-29

申请号：CN200910140146.5

申请日：2009-07-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄柏晟 ,  黄宗义 ,  陈富信 ,  黄麒铨 ,  巫宗晔

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L29/0847 ,  H01L21/266 ,  H01L29/0634 ,  H01L29/0692 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7835

Abstract: 一种半导体结构，包括：一半导体基底，其为一第一导电形式；一前高压阱(pre-high-voltage well，pre-HVW)区于该半导体基底中，其中该前高压阱区为与该第一导电形式相反的一第二导电形式；一高压阱(high-voltage well，HVW)区于该前高压阱区上，其中该高压阱区为该第二导电形式；一场环(field ring)，其为该第一导电形式，占据该高压阱区的一顶部，其中至少该前高压阱区、该高压阱区与该场环之一包括至少两个通道(tunnel)；一绝缘区于该场环与该高压阱区的一部分上；一漏极区于该高压阱区中且邻接该绝缘区；一栅极电极于该绝缘区的一部分上；以及一源极区相对于该源极区在该栅极的一相对侧上。通过使用本发明的实施例，减低了高压金属氧化物半导体场效应晶体管(MOSFET)的导通电阻与增高了元件的击穿电压。

公开(公告)号：CN101252147B

公开(公告)日：2011-02-02

申请号：CN200710162197.9

申请日：2007-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蒋柏煜 ,  黄宗义 ,  陈富信 ,  李定邦 ,  巫宗晔

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7835 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/42368 ,  H01L29/66659

Abstract: 本发明提供一种高压元件，包括：半导体基板；第一阱区，位于上述半导体基板中，上述第一阱区具有第一导电类型；第二阱区，位于上述半导体基板中，且相邻于上述第一阱区，上述第二阱区具有相反于上述第一导电类型的第二导电类型；场效应环状物，形成于一部分上述第一阱区上，其中上述场效应环状物的顶面包括至少一个曲面凹陷，上述场效应环状物具有上述第二导电类型；场效应电介质区，形成于一部分上述场效应环状物上，且延伸至上述第一阱区；栅极结构，形成于一部分上述场效应电介质区上，且延伸至一部分上述第二阱区。本发明能够增加元件击穿电压，同时维持导通电阻。

公开(公告)号：CN101752365A

公开(公告)日：2010-06-23

申请号：CN200910138200.2

申请日：2009-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱振樑 ,  廖俊廷 ,  黄宗义 ,  陈斐筠

IPC: H01L27/04 ,  H01L29/78 ,  H01L29/06 ,  H01L29/49 ,  H01L21/822 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66621 ,  H01L29/66659 ,  H01L29/7835

Abstract: 一种集成电路结构，包括：一高压阱区(high-voltage well，HVW)于一半导体基底中；一第一双重扩散(double diffusion，DD)区于该高压阱区中；以及一第二双重扩散区于该高压阱区中。该第一双重扩散区与该第二双重扩散区通过该高压阱区的一中间部分互相分离。一凹口自该半导体基底的顶部表面延伸进入该高压阱区的该中间部分与该第二双重扩散区。一栅极介电层延伸进入该凹口且覆盖该凹口的底部。一栅极于该栅极介电层上。一第一源/漏极区于该第一双重扩散区中。一第二源/漏极区于该第二双重扩散区中。本发明可减少高压金属氧化物半导体元件所占据的芯片面积与减少漏电流；且不需额外的掩模与工艺步骤。

公开(公告)号：CN101728392A

公开(公告)日：2010-06-09

申请号：CN200910131496.5

申请日：2009-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏如意 ,  蒋柏煜 ,  龚正 ,  黄宗义 ,  蔡俊琳 ,  周建志

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L21/26586 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/7835

Abstract: 一种半导体器件包括半导体衬底，形成在所述衬底中的源区和漏区，形成在所述衬底上且设置在所述源区和漏区之间的栅结构，和形成在所述衬底中且在所述栅结构和所述漏区之间的第一隔离结构，所述第一隔离结构包括在接近于所述漏区的边界处的突起。每个突起包括在沿所述漏区边界的第一方向测量的宽度，和沿与所述第一方向垂直的第二方向测量的长度，相邻的突起之间相互间隔一定距离。

公开(公告)号：CN100565878C

公开(公告)日：2009-12-02

申请号：CN200510086137.4

申请日：2005-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张启宣 ,  刘俊秀 ,  黄宗义 ,  陈忠义 ,  宋自强 ,  黄志博 ,  叶任贤

IPC: H01L27/04 ,  H01L29/78 ,  H01L21/762

CPC classification number: H01L21/76229 ,  H01L21/76232 ,  H01L21/82385 ,  H01L21/823857 ,  H01L29/0653 ,  H01L29/42368 ,  H01L29/66681 ,  H01L29/7391 ,  H01L29/7816

Abstract: 本发明是提供一种半导体装置，具体为一种内含高电压MOS的半导体装置以及其制造方法。该半导体装置是包括一基板，该基板上具有彼此分离的低电压装置区域与高电压装置区域。该半导体装置亦包括数个内含绝缘体的隔离区域，并且该等隔离区域当中至少一个是形成于该高电压区域内的其中一个阱内。该高电压区域内由主动区至隔离区域的过渡角是大于一预定角，在某些实施例中，是与垂直线的夹角大于40度。该等隔离区域可利用浅沟槽绝缘技术形成；该等隔离区域亦可利用硅局部氧化技术所形成的场氧化物来制造。

公开(公告)号：CN100563029C

公开(公告)日：2009-11-25

申请号：CN200710180148.8

申请日：2007-10-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周学良 ,  吴成堡 ,  朱翁驹 ,  黄宗义 ,  范富杰

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423

CPC classification number: H01L29/66477 ,  H01L21/28 ,  H01L29/1045 ,  H01L29/36 ,  H01L29/66128 ,  H01L29/66659 ,  H01L29/7835 ,  H01L29/8611

Abstract: 本发明提供一种半导体结构，包括：衬底；第一阱区，位于上述衬底上，具有第一导电类型；第二阱区，位于上述衬底上，具有与上述第一导电类型相反的第二导电类型；缓冲区，介于上述第一阱区与上述第二阱区之间，且邻接于上述第一阱区和上述第二阱区；隔离区，位于一部分上述第一阱区中，从上述第一阱区的顶面延伸至上述第一阱区中；栅极介电质，从上述第一阱区的上方延伸至上述第二阱区的上方，其中一部分上述栅极介电质位于上述隔离区的上方；栅极，位于上述栅极介电质上。本发明用内部净杂质浓度低的缓冲区来隔开n型阱区和p型阱区，由此改善了HVMOS元件的性能；并降低衬底电流从而增加了HVMOS元件的寿命。

公开(公告)号：CN101562195A

公开(公告)日：2009-10-21

申请号：CN200810212304.9

申请日：2008-09-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚智文 ,  蒋柏煜 ,  蔡俊琳 ,  黄宗义

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/063 ,  H01L29/0623 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7835 ,  H01L29/7836

Abstract: 本发明是有关于一种半导体结构，其包括：一半导体基材；一第一高电压掺杂井区，位于该半导体基材上，具有一第一电性；一第二高电压掺杂井区，位于该半导体基材上，具有与该第一电性相反的一第二电性，并横向地邻接该第一高电压掺杂井区；一栅介电层，从该第一高电压掺杂井区上方延伸至该第二高电压掺杂井区上方；一栅极，位于该栅介电层上方；一漏极区，位于该第二高电压掺杂井区之中；一源极区，位于该栅介电层的一侧，与该漏极区反向相对；及一深掺杂p型井区，位于该第二高电压掺杂井区下方，具有该第一电性，其中该深掺杂p型井区实质上并未直接地形成在该漏极区的正下方。本发明可降低源极－漏极之间的开启状态电阻值，增进开启状态的驱动电流。

公开(公告)号：CN101752365B

公开(公告)日：2012-04-25

申请号：CN200910138200.2

申请日：2009-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 朱振樑 ,  廖俊廷 ,  黄宗义 ,  陈斐筠

IPC: H01L27/04 ,  H01L29/78 ,  H01L29/06 ,  H01L29/49 ,  H01L21/822 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/66621 ,  H01L29/66659 ,  H01L29/7835

Abstract: 一种集成电路结构，包括：一高压阱区(high-voltage well，HVW)于一半导体基底中；一第一双重扩散(double diffusion，DD)区于该高压阱区中；以及一第二双重扩散区于该高压阱区中。该第一双重扩散区与该第二双重扩散区通过该高压阱区的一中间部分互相分离。一凹口自该半导体基底的顶部表面延伸进入该高压阱区的该中间部分与该第二双重扩散区。一栅极介电层延伸进入该凹口且覆盖该凹口的底部。一栅极于该栅极介电层上。一第一源/漏极区于该第一双重扩散区中。一第二源/漏极区于该第二双重扩散区中。本发明可减少高压金属氧化物半导体元件所占据的芯片面积与减少漏电流；且不需额外的掩模与工艺步骤。