-
公开(公告)号:CN105229741B
公开(公告)日:2018-03-30
申请号:CN201380076782.0
申请日:2013-06-21
申请人: 英特尔公司
CPC分类号: G11C11/161 , G11C11/1655 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/18 , H01L27/226 , H01L27/228 , H01L43/06 , H01L43/08 , H01L43/12
摘要: 描述了装置1T‑1磁性隧道结(MTJ)自旋霍尔磁性随机存取存储器(MRAM)位单元和阵列,及其形成的方法。该装置包括:选择线;具有自旋霍尔效应(SHE)材料的互连部,该互连部耦合到写入位线;耦合到选择线和互连部的晶体管,该晶体管可以由字线来控制;以及具有耦合到互连部的自由磁性层的MTJ器件。
-
公开(公告)号:CN107851452A
公开(公告)日:2018-03-27
申请号:CN201680017859.0
申请日:2016-02-19
申请人: 英特尔公司
IPC分类号: G11C11/16
CPC分类号: G11C11/1659 , G11C11/1657 , G11C11/1673 , G11C11/1675 , G11C11/1693
摘要: 根据本公开的各种实施例,描述了在例如自旋转移力矩(STT)随机访问存储器(RAM)STTRAM的MRAM存储器中的杂散磁场减弱。在一个实施例中,通过生成磁场以补偿可造成存储器的比特单元更改状态的杂散磁场,可促进在STTRAM中比特单元比特值存储状态的保留。在另一实施例中,通过选择性挂起对存储器的行的访问以暂时终止可造成存储器的比特单元更改状态的杂散磁场,可促进在STTRAM中比特单元比特值存储状态的保留。本文中描述了其它方面。
-
公开(公告)号:CN103971726B
公开(公告)日:2018-02-09
申请号:CN201410042855.0
申请日:2014-01-29
申请人: 三星电子株式会社
IPC分类号: G11C11/16
CPC分类号: G11C11/1673 , G11C11/161 , G11C11/1655 , G11C11/1659 , G11C11/1675 , H01L27/228 , H01L43/02 , H01L43/08 , H01L43/12
摘要: 本发明涉及电压辅助的自旋转移力矩磁随机存取存储器写方案。实施例包括用于半导体存储器件的三端头磁元件。所述磁元件包括:参考层;自由层;布置在所述参考层与所述自由层之间的阻挡层;第一电极;布置在所述电极与所述自由层之间的绝缘层;以及耦接到所述自由层的侧壁的第二电极。
-
公开(公告)号:CN105518788B
公开(公告)日:2018-01-05
申请号:CN201480049284.1
申请日:2014-09-04
申请人: 高通股份有限公司
CPC分类号: G11C11/1673 , G11C7/062 , G11C7/14 , G11C11/1659 , G11C13/0069
摘要: 一种装置包括一组数据单元和耦合到该组数据单元的参考单元。该参考单元包括四个磁性隧道结(MTJ)单元。这四个MTJ单元中的每一个MTJ单元耦合至不同的字线。这四个MTJ单元中的每一个MTJ单元包括MTJ元件和单个晶体管。每个特定MTJ单元的单个晶体管被配置成实现对该特定MTJ单元的MTJ元件的读取访问。
-
公开(公告)号:CN104813468B
公开(公告)日:2017-12-15
申请号:CN201380060946.0
申请日:2013-06-17
申请人: 英特尔公司
IPC分类号: H01L27/10
CPC分类号: H01L43/12 , G11C11/161 , G11C11/1659 , H01L27/222 , H01L27/228 , H01L29/66007 , H01L29/82 , H01L43/02 , H01L43/08 , H01L43/10
摘要: 描述了具有偏移单元的垂直自旋转移扭矩存储器(STTM)器件和用于制造具有偏移单元的垂直STTM器件的方法。例如,自旋转移扭矩存储器(STTM)阵列包括设置于衬底上方并且只具有第一STTM器件的第一负载线。所述STTM阵列还包括设置于所述衬底上方、与所述第一负载线相邻并且只具有第二STTM器件的第二负载线,所述第二STTM器件与所述第一STTM器件非共面。
-
公开(公告)号:CN105009095B
公开(公告)日:2017-12-05
申请号:CN201480013145.3
申请日:2014-03-13
申请人: 高通股份有限公司
IPC分类号: G06F12/0846 , G06F12/0893 , G11C11/00 , G11C11/16 , G11C13/00 , G11C14/00
CPC分类号: G06F12/0802 , G06F12/08 , G06F12/0846 , G06F12/0851 , G06F12/0893 , G06F2212/1028 , G06F2212/2024 , G06F2212/205 , G06F2212/225 , G11C11/005 , G11C11/1659 , G11C13/0002 , G11C13/004 , G11C13/0069 , G11C14/0081 , G11C2207/2245 , Y02D10/13
摘要: 混合高速缓存包括静态随机存取存储器(SRAM)部分和电阻性随机存取存储器部分。混合高速缓存的高速缓存线被配置成包括SRAM宏和电阻性随机存取存储器宏两者。混合高速缓存被配置成使得在每个高速缓存访问循环中SRAM宏在电阻性随机存储器宏之前被访问。在SRAM宏被访问时,较慢的电阻性随机存取存储器达到数据访问就绪状态。
-
公开(公告)号:CN107258016A
公开(公告)日:2017-10-17
申请号:CN201680011900.3
申请日:2016-02-08
申请人: 高通股份有限公司
CPC分类号: H01L27/222 , G11C11/161 , G11C11/1659 , H01L27/228 , H01L43/02 , H01L43/08 , H01L43/12
摘要: 公开了采用布置在多个堆叠式金属层中的源线(204)和/或位线(206)以减小磁性随机存取存储器(MRAM)位单元电阻的MRAM位单元(200)。还公开了相关方法和系统。在本文中所公开的各方面,该MRAM位单元被提供在存储器阵列中。该MRAM位单元被制造在集成电路(IC)(202)中,其中源线和/或位线由布置在半导体层(210)之上的多个堆叠式金属层形成以减小源线的电阻。以此方式,如果IC中的节点尺寸被缩小,则可以维持或减小源线和/或位线的电阻以避免生成用于MRAM位单元的写操作的写电流的驱动电压的增大。
-
公开(公告)号:CN107077875A
公开(公告)日:2017-08-18
申请号:CN201580063627.4
申请日:2015-11-24
申请人: 英特尔公司
发明人: H.奈伊米
CPC分类号: G11C11/1675 , G11C7/04 , G11C7/1006 , G11C7/1045 , G11C11/1659
摘要: 描述用于自旋转移力矩(STT)存储器中的写操作的设备、系统和方法。在一个实施例中,一种存储器包括:至少一个自旋转移力矩(STT)存储器装置;邻近STT存储器装置的温度传感器;以及控制器,包括至少部分含有硬件逻辑的逻辑,以监视温度传感器的输出,在温度传感器的输出未能超过阈值温度时实现第一写操作协议,以及在温度传感器的输出超过阈值温度时实现第二写操作协议。还公开并且要求保护其他实施例。
-
公开(公告)号:CN104584250B
公开(公告)日:2017-07-18
申请号:CN201380043271.9
申请日:2013-09-04
申请人: 英特尔公司
IPC分类号: H01L43/02
CPC分类号: H01L43/02 , G11C11/16 , G11C11/161 , G11C11/1659 , G11C11/18 , H01F10/1933 , H01F10/3254 , H01F10/3286 , H01F41/325 , H01L27/226 , H01L27/228 , H01L29/82 , H01L43/08 , H01L43/10 , H01L43/12
摘要: 本发明描述了适用于自旋转移矩存储器(STTM)器件的磁性隧道结(MTJ),其包括垂直磁层、以及由结晶阻碍层而与自由磁层分开的一个或多个各向异性增强层。在实施例中,各向异性增强层改善所述自由磁层的垂直取向,而结晶障碍利用所述自由磁层的晶体织构与隧穿层的晶体织构的更好的对准来改善隧道磁致电阻(TMR)比。
-
公开(公告)号:CN104769677B
公开(公告)日:2017-06-09
申请号:CN201380056442.1
申请日:2013-11-19
申请人: 松下知识产权经营株式会社
IPC分类号: G11C13/00 , H01L27/105 , H01L45/00
CPC分类号: G11C13/004 , G11C8/14 , G11C11/1653 , G11C11/1655 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693 , G11C11/22 , G11C11/2253 , G11C11/2255 , G11C11/2257 , G11C11/2259 , G11C11/2273 , G11C11/2275 , G11C13/0002 , G11C13/0004 , G11C13/0007 , G11C13/0023 , G11C13/0026 , G11C13/0028 , G11C13/003 , G11C13/0069 , G11C13/0097 , G11C2013/005 , G11C2013/0071 , G11C2013/009 , G11C2213/79 , G11C2213/82 , H01L27/228 , H01L27/2436 , H01L45/06 , H01L45/1233
摘要: 本发明提供一种非易失性半导体存储装置,具备:第一存储器单元(MC0),其包括第一单元晶体管(TC0)和第一变阻元件(RR0);第二存储器单元(MC1),其包括第二单元晶体管(TC1)和第二变阻元件(RR1);第一字线(WL0),其与第一单元晶体管(TC0)连接;第二字线(WL1),其与第二单元晶体管(TC1)连接;第一数据线(SL),其对第一单元晶体管(TC0)和第二变阻元件(RR1)进行连接;和第二数据线(BL),其对第一变阻元件(RR0)和第二单元晶体管(TC1)进行连接。
-
-
-
-
-
-
-
-
-