-
公开(公告)号：CN106298550B
公开(公告)日：2019-01-15
申请号：CN201510992712.0
申请日：2015-12-24
Applicant: 意法半导体公司
Inventor： J·塔利多
Abstract: 本申请涉及用于制作带有侧壁凹陷的半导体器件的方法及相关器件。该方法可以包括提供具有凹陷的引线框、在该引线框的该凹陷内形成牺牲材料以及在该引线框上安装IC。该方法可以包括：包封该IC和该引线框、去除该引线框的多个部分以限定用于该IC的多个引线框触点以及去除该牺牲材料以针对每个引线框触点来限定焊料锚固接片，该焊料锚固接片在下部区域处向外延伸并且在该焊料锚固接片与该包封材料的相对部分之间限定了侧壁凹陷。
-
公开(公告)号：CN109148420A
公开(公告)日：2019-01-04
申请号：CN201810654540.X
申请日：2018-06-22
Applicant: 意法半导体公司
IPC: H01L23/60 , H01L23/49 , H01L23/495 , H01L21/60
CPC classification number: H01L23/4952 , H01L21/4832 , H01L21/56 , H01L21/561 , H01L22/12 , H01L23/3107 , H01L23/49548 , H01L23/60 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/83 , H01L24/85 , H01L24/92 , H01L2223/544 , H01L2224/04042 , H01L2224/2919 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/49052 , H01L2224/73265 , H01L2224/83855 , H01L2224/85013 , H01L2224/85424 , H01L2224/85447 , H01L2224/92247 , H01L2224/97 , H01L2224/85 , H01L2224/83 , H01L2924/00012 , H01L2924/00014 , H01L2924/00 , H01L23/48 , H01L23/49503 , H01L2224/48249 , H01L2224/852
Abstract: 本公开涉及在半导体芯片制造过程期间防止ESD。根据如本文所解释的本公开的原理，选定的引线通过金属带被电连接到引线框架，直到制造过程结束。引线框架通过制造过程接地，以防止任何ESD事件对受保护的引线造成损坏。在最后的分割步骤中，引线彼此电隔离并与引线框架电隔离，从而维持保护免受潜在的ESD事件直到最后封装分割步骤。
-
公开(公告)号：CN106847780A
公开(公告)日：2017-06-13
申请号：CN201610188687.5
申请日：2016-03-29
Applicant: 意法半导体公司
IPC: H01L23/495 , H01L21/48 , H01L21/60
Abstract: 一种半导体器件可以包括具有开口的电路板、以及框架。该框架可以具有在该开口中的IC裸片焊盘、以及从该IC裸片焊盘向外延伸并且耦接至该电路板的多个臂。该半导体器件可以包括：安装在该IC裸片焊盘上的IC；将该电路板与该IC相耦接的多条键合接线；以及包围该IC、这些键合接线和这些臂的包封材料。
-
公开(公告)号：CN106298550A
公开(公告)日：2017-01-04
申请号：CN201510992712.0
申请日：2015-12-24
Applicant: 意法半导体公司
Inventor： J·塔利多
CPC classification number: H01L24/85 , H01L21/4842 , H01L21/561 , H01L21/78 , H01L23/3121 , H01L23/49503 , H01L23/49544 , H01L23/49582 , H01L24/48 , H01L24/97 , H01L2224/32245 , H01L2224/45124 , H01L2224/45139 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2224/97 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L2224/83 , H01L2224/85 , H01L2924/00015 , H01L21/50
Abstract: 本申请涉及用于制作带有侧壁凹陷的半导体器件的方法及相关器件。该方法可以包括提供具有凹陷的引线框、在该引线框的该凹陷内形成牺牲材料以及在该引线框上安装IC。该方法可以包括：包封该IC和该引线框、去除该引线框的多个部分以限定用于该IC的多个引线框触点以及去除该牺牲材料以针对每个引线框触点来限定焊料锚固接片，该焊料锚固接片在下部区域处向外延伸并且在该焊料锚固接片与该包封材料的相对部分之间限定了侧壁凹陷。
-
公开(公告)号：CN106024738A
公开(公告)日：2016-10-12
申请号：CN201610183355.8
申请日：2016-03-28
Applicant: 意法半导体公司
IPC: H01L23/48 , H01L23/498 , H01L21/50
CPC classification number: H01L21/486 , H01L21/4857 , H01L23/13 , H01L23/3121 , H01L23/3128 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/73 , H01L2224/04042 , H01L2224/2919 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48228 , H01L2224/73265 , H01L2924/14 , H01L2924/1434 , H01L2924/15153 , H01L2924/15311 , H01L2924/15313 , H01L2224/48227 , H01L2924/00012 , H01L2924/00014 , H01L23/481 , H01L21/50 , H01L23/49805
Abstract: 本披露涉及具有倾斜侧壁的半导体器件及相关方法。一种半导体器件可以包括多层互连板，该多层互连板以堆叠关系具有下部导电层、电介质层以及上部导电层。该电介质层可以具有形成的凹陷，该凹陷具有底部以及从该底部向上延伸的倾斜侧壁。该上部导电层可以包括跨该倾斜侧壁延伸的多条上部导电迹线，并且该下部导电层可以包括多条下部导电迹线。该半导体器件可以包括在该下部导电层与该上部导电层之间延伸的多个过孔、在该凹陷中由该多层互连板承载的IC、将该多条上部导电迹线耦接至该IC的多条键合接线以及与该IC相邻并与该多层互连板的多个部分相邻的包封材料。
-
Patent Agency Ranking
公开(公告)号：CN105621343A
公开(公告)日：2016-06-01
申请号：CN201510624478.6
申请日：2015-09-25
Applicant: 意法半导体股份有限公司 , 意法半导体公司
CPC classification number: G01L19/148 , B81B7/0045 , B81C1/00325 , H01L21/50 , H01L23/057 , H01L23/49575 , H01L23/49861 , H01L2224/48091 , H01L2224/73265 , H01L2224/8592 , H01L2924/00014
Abstract: 本公开涉及用于诸如MEMS压力传感器之类的对机械和热机械应力敏感的半导体器件的封装。表面安装器件(50)具有诸如ASIC之类的半导体材料的一个主体(6)和包围主体的封装。封装具有承载主体的基部区域(15)、盖(20)和接触端子(3)。基部区域(15)具有低于5MPa的杨氏模量。为了形成器件，将主体(6)附接至包括由空腔分开的接触端子(3)和裸片焊盘(2)的支撑框架(1)；将键合接线(14)焊接至主体(6)并焊接至接触端子(3)；以至少部分包围主体(6)的侧面、填充支撑框架(1)的空腔且覆盖键合接线(14)的在接触端子上的端部的方式模制弹性材料；和将盖(20)固定至基部区域(15)。接着将裸片焊盘(2)蚀刻掉。
-
公开(公告)号：CN108321138B
公开(公告)日：2021-10-15
申请号：CN201710755823.9
申请日：2017-08-29
Applicant: 意法半导体公司
IPC: H01L23/488 , H01L23/31 , H01L21/56
Abstract: 本公开涉及具有金属化侧壁的裸片和制造所述裸片的方法。将连续金属层施加至晶片的背侧的每一边缘。在所述背侧中形成的多个沟道的底部处切割所述晶片以产生单独的裸片，所述单独的裸片分别具有作为所述裸片的侧壁的一部分的凸缘，并且包括被所述金属层覆盖的部分。当将单独的裸片耦合至裸片焊盘时，半导电胶水将在所述侧壁上的所述金属层和所述裸片的背侧粘附至所述裸片焊盘，从而减少沿着所述裸片的侧面的层离的风险。所述凸缘还通过用作防止所述胶水粘附爬升到所述裸片的所述侧壁的障碍，来防止所述胶水接触所述裸片的所述有源侧。
-
公开(公告)号：CN106024738B
公开(公告)日：2019-05-31
申请号：CN201610183355.8
申请日：2016-03-28
Applicant: 意法半导体公司
IPC: H01L23/48 , H01L23/498 , H01L21/50
CPC classification number: H01L21/486 , H01L21/4857 , H01L23/13 , H01L23/3121 , H01L23/3128 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L24/29 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/73 , H01L2224/04042 , H01L2224/2919 , H01L2224/32225 , H01L2224/45144 , H01L2224/48091 , H01L2224/48228 , H01L2224/73265 , H01L2924/14 , H01L2924/1434 , H01L2924/15153 , H01L2924/15311 , H01L2924/15313 , H01L2224/48227 , H01L2924/00012 , H01L2924/00014
Abstract: 本披露涉及具有倾斜侧壁的半导体器件及相关方法。一种半导体器件可以包括多层互连板，该多层互连板以堆叠关系具有下部导电层、电介质层以及上部导电层。该电介质层可以具有形成的凹陷，该凹陷具有底部以及从该底部向上延伸的倾斜侧壁。该上部导电层可以包括跨该倾斜侧壁延伸的多条上部导电迹线，并且该下部导电层可以包括多条下部导电迹线。该半导体器件可以包括在该下部导电层与该上部导电层之间延伸的多个过孔、在该凹陷中由该多层互连板承载的IC、将该多条上部导电迹线耦接至该IC的多条键合接线以及与该IC相邻并与该多层互连板的多个部分相邻的包封材料。
-
公开(公告)号：CN106711113B
公开(公告)日：2019-04-09
申请号：CN201610145000.X
申请日：2016-03-14
Applicant: 意法半导体公司
IPC: H01L23/48 , H01L23/488 , H01L21/60 , H01L23/367
Abstract: 一个或多个实施例涉及具有集成散热片的半导体封装体以及形成这些半导体封装体的方法。在一个实施例中，封装体包括多根引线，这些引线支撑并封闭该半导体裸片的多个周边部分。这些引线具有形成该封装体的多个外表面的第一和第二相对的表面。这些引线的第一表面可以形成散热片而这些引线的第二表面形成该封装体的用于耦接至另一个器件、衬底或板上的多个焊区。该封装体包括包封材料，该包封材料包围该半导体裸片并且位于这些引线的这些上部部分之间。该封装体进一步包括后部填充材料(或绝缘材料)，该后部填充材料在该半导体裸片下方并且在这些引线的这些下部部分之间。
-
公开(公告)号：CN109309010A
公开(公告)日：2019-02-05
申请号：CN201810804209.1
申请日：2018-07-20
Applicant: 意法半导体公司
Inventor： J·塔利多
IPC: H01L21/48 , H01L21/60 , H01L23/495
Abstract: 本公开涉及具有在焊球处耦合的单独模制的引线框和裸片的半导体封装。根据本文教导的原理，提供了用于半导体裸片的引线框阵列，其具有接收焊球的位置。然后，焊球被施加于引线框阵列，此后引线框阵列和焊球组合被置于第一模具中并且在第一模塑料中被包围。在固化模塑料之后，去除模塑料的层以露出焊球。此后，半导体裸片电连接至露出的焊球。组合的半导体裸片和引线框被置于第二模具中，并且注入第二模塑料。第二模塑料在半导体裸片和引线框组合周围流动，完全包围引线框和半导体裸片之间的电连接，利用两次模制的配置来制造最终的封装。此后，在适当的位置处切割两次模制的半导体封装阵列，以将封装单一化为独立的产品。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.017 seconds)
