公开(公告)号：CN117650063A

公开(公告)日：2024-03-05

申请号：CN202311674385.5

申请日：2020-03-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  刘醇鸿 ,  史朝文 ,  叶松峯 ,  吴念芳

IPC: H01L21/60 ,  H01L23/48 ,  H01L23/498 ,  H01L23/31 ,  H01L25/07

Abstract: 在实施例中，集成电路器件包括：底部集成电路管芯，具有第一前侧和第一背侧；顶部集成电路管芯，具有第二前侧和第二背侧，该第二背侧接合至第一前侧，该顶部集成电路管芯没有衬底通孔(TSV)；围绕顶部集成电路管芯的介电层，该介电层设置在第一前侧上，该介电层和底部集成电路管芯横向共末端；以及通孔，延伸穿过介电层，该通孔电耦接至底部集成电路管芯，通孔、介电层和顶部集成电路管芯的表面是平坦的。本发明的实施例还涉及形成集成电路器件的方法。

公开(公告)号：CN111276468B

公开(公告)日：2023-03-24

申请号：CN201911226106.2

申请日：2019-12-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  刘醇鸿 ,  陈明发 ,  史朝文 ,  叶松峯

IPC: H01L25/065 ,  H01L21/78

Abstract: 形成半导体结构的方法包括将顶部管芯的背面附接至底部晶圆的正面，底部晶圆包括多个底部管芯；在底部晶圆与顶部管芯相邻的正面上形成第一导电柱；在顶部管芯周围和第一导电柱周围的底部晶圆的正面上形成第一介电材料；并且切割底部晶圆以形成多个结构，多个结构中的每一个均包括至少一个顶部管芯和至少一个底部管芯。本发明的实施例还涉及半导体结构。

公开(公告)号：CN110970407B

公开(公告)日：2022-06-21

申请号：CN201910162614.2

申请日：2019-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶松峯 ,  陈明发 ,  陈宪伟 ,  刘醇鸿

IPC: H01L25/075 ,  H01L23/31 ,  H01L23/367 ,  H01L23/46 ,  H01L23/498

Abstract: 一种器件封装件，包括：第一管芯，在界面处直接接合至第二管芯，其中，界面包括导体至导体接合。器件封装件还包括：密封剂，围绕第一管芯和第二管芯；和多个通孔，延伸穿过密封剂。多个通孔邻近第一管芯和第二管芯设置。器件封装件还包括：多个热通孔，延伸穿过密封剂；和重分布结构，电连接至第一管芯、第二管芯和多个通孔。多个热通孔位于第二管芯的表面上并邻近第一管芯设置。本发明实施例涉及集成电路封装件和方法。

公开(公告)号：CN113808959A

公开(公告)日：2021-12-17

申请号：CN202110650402.6

申请日：2021-06-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  叶松峯 ,  刘醇鸿 ,  史朝文

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L25/16

Abstract: 提供一种封装结构及其制作方法。所述方法包括：通过混合结合将第一管芯及第二管芯结合到晶片的第一管芯区中的所述晶片；将第一虚设结构结合到所述第一管芯区中的所述晶片及所述晶片的第一切割道；以及沿所述第一切割道使所述晶片及所述第一虚设结构单体化，以形成堆叠集成电路(IC)结构。

公开(公告)号：CN112530912A

公开(公告)日：2021-03-19

申请号：CN201911368431.2

申请日：2019-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  史朝文 ,  陈宪伟 ,  叶松峯 ,  刘醇鸿

IPC: H01L25/065 ,  H01L23/544

Abstract: 一种封装包括载体衬底、第一管芯以及第二管芯。第一管芯包括第一接合层、与第一接合层相对的第二接合层以及嵌置于第一接合层中的对位标记。第一接合层熔融接合到载体衬底。第二管芯包括第三接合层。第三接合层混合接合到第一管芯的第二接合层。

公开(公告)号：CN110137151B

公开(公告)日：2021-03-09

申请号：CN201811318517.X

申请日：2018-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶松峯 ,  陈明发 ,  陈宪伟 ,  刘醇鸿

IPC: H01L23/498 ,  H01L23/31 ,  H01L23/528 ,  H01L21/56 ,  H01L25/07

Abstract: 提出了半导体器件和制造方法，其中，将第一半导体器件和第二半导体器件接合至第一晶圆，并且然后分割以形成第一封装件和第二封装件。然后密封第一封装件和第二封装件以及中介层通孔，并且在密封剂上方形成再分布结构。将不同封装件接合至中介层通孔。

公开(公告)号：CN112133691A

公开(公告)日：2020-12-25

申请号：CN202010579349.0

申请日：2020-06-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈明发 ,  叶松峯 ,  刘醇鸿 ,  史朝文

IPC: H01L23/528 ,  H01L23/48

Abstract: 本揭露实施例是有关于一种半导体结构及其制作方法。一种半导体结构包括第一半导体器件、第二半导体器件、连接器件以及重布线路结构。第一半导体器件接合在第二半导体器件上。连接器件接合在第二半导体器件上且排列在第一半导体器件旁边，其中连接器件包括第一衬底及多个导通孔，导通孔穿透过第一衬底且电连接到第二半导体器件。重布线路结构位于第二半导体器件之上，其中第一半导体器件及连接器件位于重布线路结构与第二半导体器件之间。重布线路结构及第一半导体器件通过连接器件的导通孔电连接到第二半导体器件。

公开(公告)号：CN110137151A

公开(公告)日：2019-08-16

申请号：CN201811318517.X

申请日：2018-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶松峯 ,  陈明发 ,  陈宪伟 ,  刘醇鸿

IPC: H01L23/498 ,  H01L23/31 ,  H01L23/528 ,  H01L21/56 ,  H01L25/07

Abstract: 提出了半导体器件和制造方法，其中，将第一半导体器件和第二半导体器件接合至第一晶圆，并且然后分割以形成第一封装件和第二封装件。然后密封第一封装件和第二封装件以及中介层通孔，并且在密封剂上方形成再分布结构。将不同封装件接合至中介层通孔。

公开(公告)号：CN104269390B

公开(公告)日：2018-07-17

申请号：CN201410474255.1

申请日：2011-07-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伟诚 ,  侯上勇 ,  郑心圃 ,  刘醇鸿 ,  邱志威 ,  史朝文

IPC: H01L23/485 ,  H01L23/522 ,  H01L23/31 ,  H01L21/60

CPC classification number: H01L24/11 ,  H01L23/3114 ,  H01L23/3157 ,  H01L23/525 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/02126 ,  H01L2224/0235 ,  H01L2224/0345 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05005 ,  H01L2224/05008 ,  H01L2224/05012 ,  H01L2224/05014 ,  H01L2224/05015 ,  H01L2224/05018 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05187 ,  H01L2224/05541 ,  H01L2224/05558 ,  H01L2224/05559 ,  H01L2224/05562 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05582 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05687 ,  H01L2224/06131 ,  H01L2224/10126 ,  H01L2224/1132 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/11912 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/35 ,  H01L2924/3512 ,  H01L2924/35121 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/01028 ,  H01L2924/01022 ,  H01L2924/01083 ,  H01L2924/01051 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种半导体组件及制造半导体组件的方法，半导体组件包含接合垫结构，其中接合垫结构具有介于金属接合垫与凸块下金属(UBM)层的环状应力缓冲层。应力缓冲层是用介电层、高分子聚合物层或铝层来形成，其中介电层具有小于3.5的介电常数。上述应力缓冲层是圆形环、方形环、八边形(Octagonal)环或任何几何形状的环。

公开(公告)号：CN102403290B

公开(公告)日：2014-10-22

申请号：CN201110204956.X

申请日：2011-07-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伟诚 ,  侯上勇 ,  郑心圃 ,  刘醇鸿 ,  邱志威 ,  史朝文

IPC: H01L23/485 ,  H01L23/522 ,  H01L23/31 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L24/11 ,  H01L23/3114 ,  H01L23/3157 ,  H01L23/525 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/02126 ,  H01L2224/0235 ,  H01L2224/0345 ,  H01L2224/0361 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05005 ,  H01L2224/05008 ,  H01L2224/05012 ,  H01L2224/05014 ,  H01L2224/05015 ,  H01L2224/05018 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05187 ,  H01L2224/05541 ,  H01L2224/05558 ,  H01L2224/05559 ,  H01L2224/05562 ,  H01L2224/05572 ,  H01L2224/05573 ,  H01L2224/05582 ,  H01L2224/05647 ,  H01L2224/05666 ,  H01L2224/05681 ,  H01L2224/05687 ,  H01L2224/06131 ,  H01L2224/10126 ,  H01L2224/1132 ,  H01L2224/1145 ,  H01L2224/11452 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/1147 ,  H01L2224/11849 ,  H01L2224/11912 ,  H01L2224/1308 ,  H01L2224/13083 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/35 ,  H01L2924/3512 ,  H01L2924/35121 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/01028 ,  H01L2924/01022 ,  H01L2924/01083 ,  H01L2924/01051 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种半导体组件及制造半导体组件的方法，半导体组件包含接合垫结构，其中接合垫结构具有介于金属接合垫与凸块下金属(UBM)层的环状应力缓冲层。应力缓冲层是用介电层、高分子聚合物层或铝层来形成，其中介电层具有小于3.5的介电常数。上述应力缓冲层是圆形环、方形环、八边形(Octagonal)环或任何几何形状的环。