公开(公告)号：CN105229803B

公开(公告)日：2018-08-28

申请号：CN201480025247.7

申请日：2014-03-28

申请人： 阿莱迪亚公司

发明人： S·斯卡林杰拉 ,  P·吉莱 ,  X·于贡 ,  P·吉贝尔

IPC分类号： H01L33/08 ,  H01L33/18 ,  H01L33/38 ,  B82Y20/00 ,  H01L33/24

CPC分类号： H01L33/06 ,  B82Y20/00 ,  H01L24/03 ,  H01L24/05 ,  H01L33/08 ,  H01L33/18 ,  H01L33/24 ,  H01L33/32 ,  H01L33/38 ,  H01L33/42 ,  H01L33/54 ,  H01L33/60 ,  H01L2224/04042 ,  H01L2224/48091 ,  H01L2224/48464 ,  H01L2224/73265 ,  H01L2933/0016 ,  H01L2933/005 ,  H01L2933/0058 ,  H01L2924/00014

摘要： 本发明涉及电致发光器件，其包括在衬底(100)的整个表面上的纳米线(Nti)的阵列，其特征在于，所述电致发光器件包括至少一个第一纳米线的第一系列和一个第二纳米线的第二系列；所述第一系列包括被称为有源纳米线(NTia)的第一纳米线，第一纳米线能够在电控制下发光，所述纳米线连接在第一类型的电接触部和第二类型的电接触部之间，以便使得所述器件能够在电控制下发光，所述第一纳米线由至少一个在所述电致发光器件的发光波长上透明的导电层(300)覆盖，所述层与所述第一类型的电接触部接触；所述第二系列包括被称为接触纳米线(NTic)的第二纳米线，第二纳米线被包封在金属层(700)内，所述金属层使得所述第一类型的电接触部能够形成；而第二类型的电接触部位于与包括所述纳米线侧相对的所述衬底的背侧，并且由至少面对纳米线的所述第一系列的导电层形成。本发明还涉及所述电致发光器件的制造方法。

公开(公告)号：CN108431952A

公开(公告)日：2018-08-21

申请号：CN201680058261.6

申请日：2016-10-12

申请人： 英帆萨斯公司

发明人： 阿修克·S·普拉布 ,  阿比欧拉·奥佐拉 ,  惠尔·佐尼 ,  威尔马·苏比杜

IPC分类号： H01L23/49 ,  H01L23/498 ,  H01L25/065 ,  H01L25/10 ,  H01L23/00

CPC分类号： H01L25/0657 ,  H01L23/3135 ,  H01L23/3157 ,  H01L23/552 ,  H01L24/01 ,  H01L24/42 ,  H01L24/44 ,  H01L24/45 ,  H01L24/46 ,  H01L24/47 ,  H01L24/48 ,  H01L24/49 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/16 ,  H01L2224/42 ,  H01L2224/44 ,  H01L2224/45 ,  H01L2224/46 ,  H01L2224/47 ,  H01L2224/48 ,  H01L2224/48091 ,  H01L2224/49 ,  H01L2224/49051 ,  H01L2224/49052 ,  H01L2225/06506 ,  H01L2225/06537 ,  H01L2924/19107 ,  H01L2924/00014

摘要： 大致相关于一种垂直整合的微电子封装的设备被揭示。在本揭示的设备中，基板具有上表面以及与该上表面相对的下表面。第一微电子装置耦接至该基板的该上表面。该第一微电子装置是被动微电子装置。第一引线接合线耦接至该基板的该上表面，并且从该基板的该上表面延伸离开。第二引线接合线耦接至该第一微电子装置的上表面，并且从该第一微电子装置的该上表面延伸离开。该些第二引线接合线是比该些第一引线接合线短。第二微电子装置耦接至该些第一引线接合线以及该些第二引线接合线的上末端。该第二微电子装置是位在该第一微电子装置上方，并且至少部分地重叠该第一微电子装置。

公开(公告)号：CN108431932A

公开(公告)日：2018-08-21

申请号：CN201680064235.4

申请日：2016-09-02

申请人： 欧克特沃系统有限责任公司

发明人： M·穆尔图萨 ,  G·A·弗朗茨 ,  N·K·R·丹徒

IPC分类号： H01L21/50 ,  H01L25/03

CPC分类号： H01L21/50 ,  H01L25/03 ,  H01L25/105 ,  H01L25/117 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2225/1017 ,  H01L2924/15311 ,  H01L2924/16195 ,  H01L2924/19105 ,  H01L2924/00014 ,  H01L2924/00

摘要： 提供了用于能够使用SIP子系统来形成具有期望特性和特征的可配置系统的方法、系统和装置。可配置系统的独特互连方案在SIP部件和/或子系统之间创建适当的连接。

公开(公告)号：CN105679719B

公开(公告)日：2018-08-21

申请号：CN201510883496.6

申请日：2015-12-04

申请人： 阿尔卑斯电气株式会社

发明人： 上村秀树

IPC分类号： H01L23/31 ,  H01L23/48 ,  H01L21/56 ,  H01L21/60

CPC分类号： H01L2224/48091 ,  H01L2224/49171 ,  H01L2924/00014

摘要： 本发明提供一种能够空间利用率高地配置传感器芯片和IC芯片以及芯片部件的传感器模块及其制造方法。在一部分埋设有端子板(3、4)的成型体(2)通过注射成型而成型。在成型体(2)形成有第一凹部(5)和第二凹部(6)，在第一凹部(5)收纳有压力传感器芯片(12)，通过接合线(13)与端子板(3、4)连接，在第二凹部6收纳有IC芯片(14)，通过接合线(15)连接。在成型体(2)设有划分第一凹部(5)和第二凹部(6)的边界壁部(2c)，在边界壁部(2c)内埋设有芯片部件(11、11)。

公开(公告)号：CN103716741B

公开(公告)日：2018-08-21

申请号：CN201310416784.1

申请日：2013-09-13

申请人： 应美盛股份有限公司

发明人： K·P·哈尼 ,  高佳 ,  A·S·肯金

IPC分类号： H04R19/04

CPC分类号： H04R31/00 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/73265 ,  H04R1/086 ,  H04R19/005 ,  H04R19/04 ,  H01L2924/00014

摘要： 一种适合于恶劣环境的MEMS传声器系统。系统使用集成电路封装。第一固体金属盖覆盖陶瓷封装基座的一个面，面包括腔，从而形成声室。封装基座包括贯穿基座的相对面的孔，孔用于接收声频信号至声室中。MEMS传声器在声室内被固定至孔附近。过滤器覆盖封装基座的相对面中的孔径开口，以防止污染物进入声室。第二金属盖将基座的相对面围起来，并且将过滤器附接至基座的该面。盖通过通孔电连接，以形成射频干扰屏蔽。陶瓷基座材料与硅传声器材料热匹配，从而实现了在扩展的温度范围上的操作。

公开(公告)号：CN108417556A

公开(公告)日：2018-08-17

申请号：CN201810499445.7

申请日：2018-05-23

申请人： 奥肯思(北京)科技有限公司

发明人： 李扬

IPC分类号： H01L23/498 ,  H01L23/49 ,  H01L23/20

CPC分类号： H01L2224/48091 ,  H01L2924/16195 ,  H01L2924/00014 ,  H01L23/49811 ,  H01L23/20 ,  H01L23/49838 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/48106 ,  H01L2224/48225 ,  H01L2224/49109

摘要： 本发明属于半导体芯片封装技术领域，旨在解决现有的芯片封装能耗高、易脱线的问题。为此，本发明提供了一种多芯片堆叠封装结构，其包括：设有基底和凸台的基板；包括以阶梯方式堆叠且堆叠方向相反的第一芯片堆叠单元和第二芯片堆叠单元；键合线，其包括直接连接基底与第一芯片堆叠单元中各层芯片的第一键合线，以及连接凸台与第二芯片堆叠单元中各层芯片的第二键合线。本发明通过在基板上设置凸台，有效缩短了键合线的长度，减少其消耗，降低生产成本，能缩短焊接时间，提高封装效率；此外，缩短键合线能有效提高芯片的稳定性，避免在震动中键合线的摆幅过大，造成短路等情况发生。

公开(公告)号：CN105390477B

公开(公告)日：2018-08-17

申请号：CN201510915709.9

申请日：2015-12-11

申请人： 苏州捷研芯纳米科技有限公司

发明人： 申亚琪 ,  王建国

IPC分类号： H01L23/538 ,  H01L25/00 ,  H01L21/768

CPC分类号： H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014

摘要： 本发明揭示了一种多芯片3D二次封装半导体器件及其封装方法，包括至少两个相互独立的半导体器件，每个所述半导体器件均包括PCB基板，所述PCB基板上固设有至少一个元器件，所述元器件通过导线层连接所述PCB基板，三个所述半导体器件通过互连导线进行连接，并且三个所述半导体器件还通过粘合剂层堆叠成一体；所述多芯片3D二次封装半导体器件上还设置有引出端焊盘。本发明设计精巧，结构简单，通过设置多个独立的带有基板的半导体器件，能够在完全封装前对每个半导体器件单独测试以及在三个半导体器件连接时进行综合性能的测试，从而保证了产品的有效性，避免了现有技术中必须将三个半导体器件完全封装后才能测试，可能导致的良率损失和材料浪费等问题。

公开(公告)号：CN108400142A

公开(公告)日：2018-08-14

申请号：CN201810007933.1

申请日：2018-01-04

申请人： 半导体元件工业有限责任公司

发明人： O·L·斯凯特

IPC分类号： H01L27/146 ,  H01L23/38

CPC分类号： H01L27/14618 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/1469 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L27/14687 ,  H01L23/38

摘要： 本发明涉及图像传感器半导体封装件及制造具有图像传感器的半导体器件的方法。公开了一种半导体器件，该半导体器件具有第一衬底，在该第一衬底的相对表面之间形成有竖直电互连结构。半导体管芯嵌入在第一衬底内。多个半导体片状器件设置在第一衬底上方或之内。第一半导体片状器件被掺杂为第一导电类型，并且第二半导体片状器件被掺杂为第二导电类型。第二导热衬底设置在半导体片状器件上方且与第一衬底相对。图像传感器设置在第一衬底上方。图像传感器通过第一衬底的竖直电互连结构进行电连接。密封剂沉积在图像传感器上方，密封剂中的开口位于图像传感器的有源区上方。使电流能够流过半导体片状器件以便于图像传感器进行热耗散。

公开(公告)号：CN108400133A

公开(公告)日：2018-08-14

申请号：CN201810450187.3

申请日：2018-05-11

申请人： 广东工业大学

发明人： 何苗 ,  杨思攀 ,  赵韦人 ,  王成民

IPC分类号： H01L25/16 ,  H01L33/22 ,  H01L33/00 ,  H01L21/60

CPC分类号： H01L2224/48091 ,  H01L2224/49107 ,  H01L2924/00014

摘要： 本发明公开了一种同侧结构的深紫外LED外延结构及制备方法，其中，外延结构包括蓝宝石衬底、设置在蓝宝石衬底上表面的LED外延主体和另一侧的静电保护二极管主体，静电保护二极管主体与LED外延主体反向并联，LED外延主体的第一P型电极、第一N型电极及静电保护二极管主体的第二P型电极、第二N型电极设置所在层的同侧，第一P型电极与第二N型电极连接，第一N型电极与静电保护二极管主体的第二P型电极连接，还包括设置在LED外延主体和静电保护二极管主体的台面、侧壁的钝化层。通过反向并联静电保护二极管，减小了静电放电、脉冲电流和浪涌电压等危害对LED芯片的直接冲击影响，提高了LED的可靠性。

公开(公告)号：CN105280569B

公开(公告)日：2018-08-10

申请号：CN201510315540.3

申请日：2015-06-10

申请人： 三星电子株式会社

发明人： 金永培

IPC分类号： H01L23/28 ,  H01L23/31 ,  H01L21/56

CPC分类号： H01L23/562 ,  H01L23/3135 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73253 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2225/1094 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/1815 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2924/00014

摘要： 提供具有残余应力层的半导体封装件及其制造方法。所述半导体封装件包括下封装件和堆叠在下封装件上的上封装件。下封装件包括封装基底、半导体芯片、模制层和残余应力层。封装基底具有上表面和下表面。半导体芯片设置在封装基底的上表面上。模制层包封半导体芯片。残余应力层设置在半导体芯片上。残余应力层包括塑性形变的表面。残余应力层具有残余应力以抵消下封装件的翘曲。