公开(公告)号：CN103151333A

公开(公告)日：2013-06-12

申请号：CN201210132709.8

申请日：2012-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  蔡豪益 ,  李明机 ,  余振华

IPC: H01L23/528

CPC classification number: H01L23/562 ,  H01L23/3114 ,  H01L23/3192 ,  H01L23/522 ,  H01L23/525 ,  H01L24/05 ,  H01L24/13 ,  H01L2224/02235 ,  H01L2224/02255 ,  H01L2224/02375 ,  H01L2224/02377 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05186 ,  H01L2224/05552 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/13022 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01047 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件，该半导体器件包括设置半导体衬底上的钝化层以及设置钝化层上的互连结构。该互连结构包括相互电分离的接合焊盘区域和伪区域。保护层设置在该互连结构的上面并且包括暴露接合焊盘区域的一部分的第一开口以及暴露伪区域的一部分的第二开口。金属层形成在接合焊盘区域的所暴露部分和伪区域的所暴露部分上。凸块形成在位于接合焊盘区域上面的金属层上。本发明还公开了后钝化互连结构。

公开(公告)号：CN101740562B

公开(公告)日：2013-03-27

申请号：CN200910146982.4

申请日：2009-06-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  刘豫文 ,  许志成 ,  蔡豪益 ,  郑心圃 ,  余振华 ,  侯上勇

IPC: H01L27/00 ,  H01L23/367 ,  H01L23/373 ,  H01L23/544

CPC classification number: H01L23/3677 ,  B23K26/364 ,  B23K26/40 ,  B23K2103/172 ,  H01L21/78 ,  H01L22/34 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种集成电路结构包括：具有第一边缘的第一芯片；和具有面对第一边缘的第二边缘的第二芯片。划线在第一和第二边缘之间并且邻近第一边缘和第二边缘。散热器包括在划线中的部分，其中散热器包括多个通孔和多个金属线。在划线中的散热器的部分具有至少接近或者大于第一边缘的第一长度的第二长度。

公开(公告)号：CN101740532B

公开(公告)日：2012-08-29

申请号：CN200910119325.0

申请日：2009-03-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  刘豫文 ,  蔡豪益 ,  郑心圃 ,  陈英儒

IPC: H01L23/485 ,  H01L23/488

CPC classification number: H01L24/03 ,  H01L23/3192 ,  H01L23/585 ,  H01L24/05 ,  H01L24/08 ,  H01L24/45 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/02126 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05009 ,  H01L2224/05093 ,  H01L2224/05094 ,  H01L2224/05095 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05556 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05684 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2224/48639 ,  H01L2224/48644 ,  H01L2224/48647 ,  H01L2224/48655 ,  H01L2224/48684 ,  H01L2224/48724 ,  H01L2224/48739 ,  H01L2224/48747 ,  H01L2224/48755 ,  H01L2224/48784 ,  H01L2224/85 ,  H01L2224/85205 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/05042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/48744

Abstract: 本发明公开了一种集成电路结构，包括：焊垫；直接位于该焊垫之下的Mtop垫；至少有一部分直接位于该Mtop垫之下的Mtop-1垫，其中，该Mtop垫和该Mtop-1垫中至少一个的水平尺寸小于该焊垫的水平尺寸；互连该Mtop垫和该Mtop-1垫的多个通孔；以及该焊垫上的焊球。每个该Mtop垫和该Mtop-1垫在所有水平方向上都有对于该焊球的正外围。

公开(公告)号：CN101882608B

公开(公告)日：2012-05-30

申请号：CN201010173932.8

申请日：2010-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡豪益 ,  陈宪伟 ,  刘豫文 ,  陈英儒 ,  魏修平

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L2224/0401 ,  H01L2224/05093 ,  H01L2224/13 ,  H01L2924/01013 ,  H01L2924/00

Abstract: 本发明涉及一种凸块垫结构，此凸块垫结构包含：一基材，此基材包含上层；一强化垫位于此上层上；一中间层位于强化垫的上方；一中间连接垫位于中间层上；一外层位于中间连接垫的上方；以及一凸块底层金属(UBM)经由外层中的开口连接至中间连接垫。另外的实施例可包含一介层窗物理性耦合中间连接垫至强化垫。介层窗可包含一特征，此特征选自于由实心介层窗、实质环状介层窗与5×5的阵列介层窗。另外，又一实施例可包含第二强化垫、以及第二介层窗物理性耦合强化垫至第二强化垫。

公开(公告)号：CN101286498B

公开(公告)日：2011-04-06

申请号：CN200710142786.0

申请日：2007-08-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡豪益 ,  许仕勋 ,  陈宪伟 ,  刘豫文 ,  蔡佳伦 ,  吴念芳

IPC: H01L23/544

CPC classification number: H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体结构及半导体晶圆，上述半导体芯片包括：第一半导体芯片；切割道，邻接于该第一半导体芯片；导电图案，位于该切割道上，且露出于该切割道的表面，其中该导电图案具有面对该第一半导体芯片的第一边缘；切口路径，位于该切割道之中；以及第一切痕，位于该导电图案之中，其中该第一切痕由该第一边缘延伸至该切口路径。本发明的优点之一为能够减少工艺控制监视垫残留物并降低短路的可能性。

公开(公告)号：CN101150094B

公开(公告)日：2011-02-02

申请号：CN200710088724.6

申请日：2007-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡豪益 ,  蔡佳伦 ,  侯上勇 ,  郑心圃 ,  许仕勋 ,  许惟迪 ,  林克峰 ,  陈俊仁

IPC: H01L23/00 ,  H01L23/544

CPC classification number: H01L21/78 ,  H01L21/782 ,  H01L21/784 ,  H01L21/786 ,  H01L22/10 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 为解决测试垫剥离问题，本发明提供一种半导体晶圆结构，包括多个晶粒。第一切割线沿第一方向延伸，第二切割线沿第二方向延伸且与该第一切割线交叉，其中该第一切割线与该第二切割线具有交叉区域。第一测试线形成于该第一切割线中，其中该第一测试线越过该交叉区域。多个第一测试垫形成于该第一测试线中，其中所述第一测试垫仅形成于未被占用的区域的外侧，该未被占用的区域实质上定义于该交叉区域中。本发明可显著减少低介电常数材料的剥离问题，并且不仅给测试线提供了设置上的较大弹性，还可增加测试线的长度及测试线中测试垫的数目，此外，还可在各晶圆中制造出更多的晶粒。

公开(公告)号：CN101882608A

公开(公告)日：2010-11-10

申请号：CN201010173932.8

申请日：2010-05-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡豪益 ,  陈宪伟 ,  刘豫文 ,  陈英儒 ,  魏修平

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L2224/0401 ,  H01L2224/05093 ,  H01L2224/13 ,  H01L2924/01013 ,  H01L2924/00

Abstract: 本发明涉及一种凸块垫结构，此凸块垫结构包含：一基材，此基材包含上层；一强化垫位于此上层上；一中间层位于上层的上方；一中间连接垫位于中间层上；一外层位于中间层的上方；以及一凸块底层金属(UBM)经由外层中的开口连接至中间连接垫。另外的实施例可包含一介层窗物理性耦合中间连接垫至强化垫。介层窗可包含一特征，此特征选自于由实心介层窗、实质环状介层窗与5×5的阵列介层窗。另外，又一实施例可包含第二强化垫、以及第二介层窗物理性耦合强化垫至第二强化垫。本发明还涉及一种凸块垫结构的制造方法。

公开(公告)号：CN1992255B

公开(公告)日：2010-08-25

申请号：CN200610105783.5

申请日：2006-07-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈学忠 ,  蔡豪益 ,  陈宪伟 ,  郑心圃 ,  侯上勇

IPC: H01L23/522 ,  H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5256 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明提供一种半导体结构、电熔线及其形成方法，该半导体结构包括介电层，位于浅沟槽隔离区上，以及接触栓塞，形成于该第一介电层内，由该第一介电层的表面贯穿至该浅沟槽隔离区上，其中该接触栓塞包括中间区，该中间区实质上比两个末端区狭窄，且该接触栓塞完全位于该浅沟槽隔离区上。该接触栓塞形成熔线元件，该半导体结构还包括两个金属线位于在该介电层上，其中两个金属线分别连接到该接触栓塞不同的末端区。本发明的熔线元件及其连接的金属线为金属对金属的接触，其可改善接触并减少接触阻抗，在接触区域较少发生烧坏现象，所以程序化电压及程序化时间较易控制。

公开(公告)号：CN101599455A

公开(公告)日：2009-12-09

申请号：CN200810149528.X

申请日：2008-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  郑心圃 ,  蔡豪益

IPC: H01L21/768

CPC classification number: H01L21/7682

Abstract: 本发明涉及一种集成电路形成方法，尤其是形成包含一连通气隙的半导体封装的方法。半导体封装包含一介电层、一金属连通道、一沉积于介电层及金属连通道间的气隙以及一间隙壁位于气隙及金属连通道间，其中间隙壁支撑金属连通道，且间隙壁隔离金属连通道及气隙。本发明揭露形成上述半导体封装的方法。

公开(公告)号：CN101246859A

公开(公告)日：2008-08-20

申请号：CN200710136892.8

申请日：2007-07-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡豪益 ,  许仕勋 ,  张仕承 ,  侯上勇 ,  陈宪伟 ,  蔡佳伦 ,  刘豫文 ,  郑心圃 ,  吴念芳

IPC: H01L23/00 ,  H01L23/482 ,  H01L23/544

CPC classification number: H01L23/585 ,  H01L22/34 ,  H01L24/11 ,  H01L2224/0554 ,  H01L2224/05548 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/05684 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2924/00014 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 本发明公开一种半导体结构，包括与半导体芯片的边缘相邻的串状链。上述串状链包括：多个水平金属线，分布于多个金属化层中，其中上述水平金属线为串联的状态；多个连接垫，位于同一层中，上述连接垫电性连接上述水平金属线，其中上述连接垫在结构上互相隔离；多个垂直导线，每一个垂直导线将上述连接垫的其中之一连接至上述水平金属线的其中之一，其中上述连接垫的其中之一与上述水平金属线的其中之一是经由上述垂直导线的仅仅其中之一来连接的；以及密封环，与上述串状链相邻，且不与上述串状链电性连接。本发明能够可靠地判断切割工艺之后的芯片品质。