半导体封装、封装结构及其制造方法

    公开(公告)号:CN114944369A

    公开(公告)日:2022-08-26

    申请号:CN202210079181.6

    申请日:2022-01-24

    Abstract: 提供一种半导体封装及一种用于半导体封装的制造方法。所述半导体封装包括重布线层、半导体管芯、多个导电连接件、多个虚设凸块及底部填充胶。半导体管芯设置在重布线层的顶表面上,且与重布线层电连接。多个导电连接件设置在半导体管芯与重布线层之间,且与半导体管芯及重布线层物理连接及电连接。多个虚设凸块在重布线层的顶表面上设置在多个导电连接件旁边及半导体管芯下方。底部填充胶设置在半导体管芯与重布线层之间,且夹置在多个虚设凸块与半导体管芯之间。多个虚设凸块是电浮动的。多个虚设凸块与底部填充胶接触而不接触半导体管芯。

    集成扇出型封装
    4.
    发明公开

    公开(公告)号:CN109659292A

    公开(公告)日:2019-04-19

    申请号:CN201810031594.0

    申请日:2018-01-12

    Abstract: 一种集成扇出型封装包括管芯、包封体、重布线结构、多个导电柱、晶种层、及多个导电凸块。所述包封体包封所述管芯。所述重布线结构位于所述管芯及所述包封体上。所述重布线结构与所述管芯电连接且包括依序堆叠的多个介电层以及夹置在所述介电层之间的多个导电图案。距所述管芯最远的所述介电层的杨氏模量高于所述介电层中其余介电层中的每一者的杨氏模量。所述导电图案彼此电连接。所述导电柱设置在所述重布线结构上且与所述重布线结构电连接。所述晶种层位于所述导电柱与所述重布线结构之间。所述导电凸块设置在所述多个导电柱上。

    集成扇出型封装及其制造方法

    公开(公告)号:CN109659292B

    公开(公告)日:2025-01-28

    申请号:CN201810031594.0

    申请日:2018-01-12

    Abstract: 一种集成扇出型封装包括管芯、包封体、重布线结构、多个导电柱、晶种层、及多个导电凸块。所述包封体包封所述管芯。所述重布线结构位于所述管芯及所述包封体上。所述重布线结构与所述管芯电连接且包括依序堆叠的多个介电层以及夹置在所述介电层之间的多个导电图案。距所述管芯最远的所述介电层的杨氏模量高于所述介电层中其余介电层中的每一者的杨氏模量。所述导电图案彼此电连接。所述导电柱设置在所述重布线结构上且与所述重布线结构电连接。所述晶种层位于所述导电柱与所述重布线结构之间。所述导电凸块设置在所述多个导电柱上。

Patent Agency Ranking