元件内置基板及元件内置基板用芯层基材

    公开(公告)号:CN104470207A

    公开(公告)日:2015-03-25

    申请号:CN201410409182.8

    申请日:2014-08-19

    CPC classification number: H05K3/4697 H05K1/185 H05K1/188

    Abstract: 本发明提供一种能够实现芯层小型化或高密度安装化的元件内置基板。本发明的一个实施方式的元件内置基板(100)具有电子元件(2)、第1配线层(3)、第2配线层(4)、导通孔(5)、芯层基材(10)。导通孔(5)电连接第1配线层(3)和第2配线层(4)。芯层基材(10)具有:金属层(13),其配置在第1配线层(3)和第2配线层(4)之间;至少1个第1收装部(11),其形成于金属层(13)上,用于收装电子元件(2);第2收装部(12),其在第1收装部(11)的外侧,与第1收装部(11)一体形成,用于收装导通孔(5)。

    电子电路模块及其制作方法

    公开(公告)号:CN103648233A

    公开(公告)日:2014-03-19

    申请号:CN201310524583.3

    申请日:2013-10-30

    Abstract: 本发明的提供一种电子电路模块及其制作方法,该电子电路模块具有元器件内置基板、贴装元器件、封装部和屏蔽部。上述元器件内置基板具有金属制的基层、绝缘性合成树脂制的外装部、第1突出部。上述基层,具有角部和侧表面,且兼作接地配线使用。上述外装部覆盖上述角部和侧表面,且具有第1表面。上述第1突出部具有从上述外装部露出的第1端面和与上述第1表面相邻的第2表面,且在远离上述侧表面的上述角部的位置上朝外侧突出。上述贴装元器件安装在上述元器件内置基板上。上述封装部覆盖在上述贴装元器件上。上述屏蔽部由导电性合成树脂构成,覆盖在上述封装部上,且具有分别与上述第1表面和上述第2表面相贴合的第3表面。

    电路板及其制造方法
    6.
    发明公开

    公开(公告)号:CN110225646A

    公开(公告)日:2019-09-10

    申请号:CN201910155442.6

    申请日:2019-03-01

    Abstract: 本发明提供一种能够确保焊接安装的可靠性的电路组件及其制造方法,本发明的一个方式的电路组件包括金属制芯基材、外装部、第一配线层、第二配线层和密封部。上述芯基材具有第一主面、上述第一主面的相反侧的第二主面、侧面、从上述侧面突出的突出部。上述外装部具有覆盖上述第一主面的第一绝缘层、覆盖上述第二主面的第二绝缘层、覆盖上述侧面的第三绝缘层。上述第一配线层隔着上述第一绝缘层设置于上述第一主面。上述第二配线层隔着上述第二绝缘层设置于上述第二主面。上述密封部由埋设于上述外装部的绝缘材料构成且覆盖上述突出部的端面。

    电子电路模块
    7.
    发明公开

    公开(公告)号:CN104023463A

    公开(公告)日:2014-09-03

    申请号:CN201310525085.0

    申请日:2013-10-30

    Abstract: 本发明提供一种电子电路模块,其即使在元器件内置基板的接地配线由金属制成,而屏蔽部由导电性合成树脂构成的情况下,也能够抑制接地配线和屏蔽部之间的贴合力的下降,从而避免两者间的电导率的下降,维持良好的所预期的屏蔽效果。电子电路模块具有兼用接地配线的基层(11a),该基层(11a)的各第1突出部(11a4)的与屏蔽部(14)的端面(14a)相面对的面(OS)和由绝缘性合成树脂制成的外装部(11p)的与屏蔽部(14)的端面(14a)相面对的面(OS)相邻接,各第1突出部(11a4)的与屏蔽部(14)的端面(14a)相面对的面(OS)以及外装部(11p)的与屏蔽部(14)的端面(14a)相面对的面(OS)分别与屏蔽部(14)的端面(14a)相贴合。

Patent Agency Ranking