公开(公告)号：JP5115578B2

公开(公告)日：2013-01-09

申请号：JP2010072931

申请日：2010-03-26

Applicant: Tdk株式会社

Inventor： 博幸 上松

IPC: H05K3/46

CPC classification number: H05K3/427 ,  H05K1/0271 ,  H05K1/116 ,  H05K3/06 ,  H05K3/4007 ,  H05K3/429 ,  H05K3/4602 ,  H05K2201/0166 ,  H05K2201/0355 ,  H05K2201/10977 ,  Y10T29/49124

公开(公告)号：JP4943236B2

公开(公告)日：2012-05-30

申请号：JP2007149829

申请日：2007-06-05

Applicant: ピーピージー インダストリーズ オハイオ,インコーポレイテッド

Inventor： イー． ワン アラン ,  シー． オルソン ケビン ,  エイチ． ディ ステファノ トーマス

IPC: H05K1/02 ,  H05K1/05 ,  H05K3/00 ,  H05K3/44 ,  H05K3/46

CPC classification number: H05K1/0231 ,  H01L2224/16225 ,  H05K1/056 ,  H05K3/002 ,  H05K3/0052 ,  H05K3/44 ,  H05K3/4641 ,  H05K3/4644 ,  H05K2201/0166 ,  H05K2201/0397 ,  H05K2201/0909 ,  H05K2201/0919 ,  H05K2201/09309 ,  H05K2201/09554 ,  H05K2201/10446 ,  H05K2203/135 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/49155 ,  Y10T29/49156

公开(公告)号：JP4739348B2

公开(公告)日：2011-08-03

申请号：JP2007540420

申请日：2005-11-10

Applicant: ピーピージー インダストリーズ オハイオ, インコーポレイテッド

Inventor： ピーター エレニアス， ,  ケビン シー． オルソン， ,  トーマス ダブリュー． グッドマン， ,  アラン イー． ワン，

IPC: H05K1/05 ,  H05K3/46 ,  H05K1/02 ,  H05K3/00 ,  H05K3/44

CPC classification number: H05K3/002 ,  H05K1/056 ,  H05K3/0052 ,  H05K3/403 ,  H05K3/44 ,  H05K3/445 ,  H05K3/4623 ,  H05K3/4641 ,  H05K3/4644 ,  H05K2201/0166 ,  H05K2201/0397 ,  H05K2201/0909 ,  H05K2201/09181 ,  H05K2201/0919 ,  H05K2201/09309 ,  H05K2201/09536 ,  H05K2201/09545 ,  H05K2201/09554 ,  H05K2201/09645 ,  H05K2201/09827 ,  H05K2203/1105 ,  H05K2203/135

公开(公告)号：JP2008544551A

公开(公告)日：2008-12-04

申请号：JP2008518316

申请日：2006-06-21

Applicant: スリーエム イノベイティブ プロパティズ カンパニー

Inventor： ジョエル・エス・ペイファー ,  ネルソン・ビー・オブライアン

IPC: H05K1/16 ,  H01C13/00

CPC classification number: H05K1/162 ,  H05K1/095 ,  H05K1/16 ,  H05K1/167 ,  H05K3/429 ,  H05K2201/0166 ,  H05K2201/0209 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2203/0361 ,  Y10T29/49082

Abstract: 受動的電気物品は、主要面を有する第１の導電性基材と、主要面を有する第２の導電性基材を含む。 第２の基材の主要面は、第１の基材の主要面と向き合っている。 第１の基材の主要面および第２の基材の主要面の少なくとも１つに、電気的抵抗層が設けられる。 第１および第２の基材の間には、電気的抵抗層と接触する状態で電気的絶縁層が設けられる。 絶縁層は、厚さ約１μｍ〜約２０μｍの範囲のポリマーである。 絶縁層の厚さはほぼ均一である。

公开(公告)号：JP2008166736A

公开(公告)日：2008-07-17

申请号：JP2007304601

申请日：2007-11-26

Applicant: Hitachi Via Mechanics Ltd ,  日立ビアメカニクス株式会社

Inventor： ARAI KUNIO ,  AOYAMA HIROSHI ,  KANETANI YASUHIKO

IPC: H05K3/40 ,  B23K26/00 ,  B23K26/06 ,  B23K26/073 ,  B23K26/08 ,  B23K26/38 ,  B23K26/40 ,  B23K101/42 ,  H05K3/00 ,  H05K3/22

CPC classification number: H05K3/465 ,  B23K26/0604 ,  B23K26/0661 ,  B23K26/0738 ,  B23K26/082 ,  B23K26/382 ,  B23K26/40 ,  B23K2201/35 ,  B23K2201/42 ,  B23K2203/16 ,  B23K2203/42 ,  B23K2203/50 ,  H05K3/0032 ,  H05K3/0035 ,  H05K3/045 ,  H05K3/107 ,  H05K3/16 ,  H05K3/4661 ,  H05K2201/0166 ,  H05K2201/09563 ,  H05K2203/0557 ,  H05K2203/108 ,  Y10T29/49155

Abstract: PROBLEM TO BE SOLVED: To provide a printed circuit board with big peel strength, and a method for manufacturing a printed circuit board and a printed circuit board finishing machine capable of shortening a manufacturing time and reducing a manufacturing cost. SOLUTION: The method for manufacturing a printed circuit board 1 includes the steps of forming a resist layer 5 on a surface of the board 1 whose surface is an insulating layer 2a, irradiating a position (a first position) that is connected to a conductive pattern 3 in an inner layer with a CO 2 laser from a surface side of the layer 5 to form a hole 6 that is to be connected to the pattern 3 from the surface of the layer 5, forming a hole 8 and a trench 9 with each depth that are not connected to the conductor layer in the inner layer at second positions from the surface of the layer 5 by irradiating the positions (the second positions) where a pattern with the first position is formed with an excimer laser (a second laser), filling conductive substances in the holes 6, 8 and the trench 9 to form the conductive patterns 11, 12, and allowing a part of the conductive patterns to be protruded from the surface of the layer 2a by removing the layer 5. COPYRIGHT: (C)2008,JPO&INPIT

Abstract translation: 要解决的问题：提供具有大剥离强度的印刷电路板，以及能够缩短制造时间并降低制造成本的印刷电路板和印刷电路板整理机的制造方法。 解决方案：印刷电路板1的制造方法包括以下步骤：在表面为绝缘层2a的基板1的表面上形成抗蚀剂层5，照射位于（第一位置）的位置 具有来自层5的表面侧的具有CO 2 激光的内层中的导电图案3以形成从层5的表面连接到图案3的孔6， 通过照射具有第一位置的图案的位置（第二位置），在层5的表面的第二位置处形成具有未在内层中的导体层与导体层连接的孔8和沟槽9， 用准分子激光器（第二激光器）形成，在孔6,8和沟槽9中填充导电物质以形成导电图案11,12，并且允许一部分导电图案从层的表面突出 删除第5层。（C）2008，JPO＆IN 坑

公开(公告)号：JP2008519468A

公开(公告)日：2008-06-05

申请号：JP2007540420

申请日：2005-11-10

Applicant: ピーピージー インダストリーズ オハイオ, インコーポレイテッド

Inventor： ピーター エレニアス， ,  ケビン シー． オルソン， ,  トーマス ダブリュー． グッドマン， ,  アラン イー． ワン，

IPC: H05K1/05 ,  H05K3/46 ,  H05K1/02 ,  H05K3/00 ,  H05K3/44

CPC classification number: H05K3/002 ,  H05K1/056 ,  H05K3/0052 ,  H05K3/403 ,  H05K3/44 ,  H05K3/445 ,  H05K3/4623 ,  H05K3/4641 ,  H05K3/4644 ,  H05K2201/0166 ,  H05K2201/0397 ,  H05K2201/0909 ,  H05K2201/09181 ,  H05K2201/0919 ,  H05K2201/09309 ,  H05K2201/09536 ,  H05K2201/09545 ,  H05K2201/09554 ,  H05K2201/09645 ,  H05K2201/09827 ,  H05K2203/1105 ,  H05K2203/135

Abstract: 回路基板、または多層回路基板の各回路基板は、導電性シートの１つの表面を覆う絶縁性トップ層と、該導電性シートのもう１つ別の表面を覆う絶縁性ボトム層と、該導電性シートのエッジを覆う絶縁性エッジ層とにより被覆された導電性シートを含む。 絶縁性中間層が、多層回路基板アセンブリの隣接する一対の回路基板の間に挟まれ得る。 ランドレススルーホールまたはバイアが、その相対する表面上の導電体を接続するために、１つ以上の回路基板を貫通して延び得る。

公开(公告)号：JP2008519426A

公开(公告)日：2008-06-05

申请号：JP2007532258

申请日：2006-04-12

Applicant: シム テック カンパニー リミティッドSimm Tech Co.,Ltd.

Inventor： オー，チョーン−ファン ,  ジョン，チャン−ボ

IPC: H01L23/12

CPC classification number: H05K3/242 ,  H01L21/4846 ,  H01L23/13 ,  H01L23/552 ,  H01L2924/0002 ,  H05K1/182 ,  H05K3/0044 ,  H05K3/064 ,  H05K3/28 ,  H05K2201/0166 ,  H01L2924/00

Abstract: 本発明である半導体パッケージ用印刷回路基板のウィンドー加工方法は銅がコーティングされた基板両面にドライフィルムを圧着してボンドフィンガーが形成される部分を除いて、外部に露出させるイメージング段階と、上記イメージング段階で外部に露出された部分の銅を除去してボンドフィンガーを形成するエッチング段階と、上記エッチング段階でボンドフィンガーを形成した後、上記圧着されたドライフィルムを除去するストリップ段階と、上記ストリップ段階に依り形成されたボンドフィンガーとソルダーボールランドを除いたすべての領域を絶縁させるソルダーレジスト塗布段階と、上記ソルダーレジスト塗布段階で露出されたボンドフィンガーとソルダーボールランドに電気鍍金を遂行してニッケル/金鍍金層を形成させるニッケル/金鍍金段階と、上記ニッケル/金鍍金段階で鍍金後、鍍金線をマスキングで支持するマスキング塗布段階と、上記マスキング塗布段階でマスキングされた鍍金線を中心に印刷回路基板の外形及びスロットを加工して形成するルーティング段階と、上記ルーティング段階でスロットを加工した後、鍍金線に塗布されたマスキングを除去するマスキング剥離段階で成る。
【選択図】
図3

公开(公告)号：JP2007221089A

公开(公告)日：2007-08-30

申请号：JP2006271098

申请日：2006-10-02

Applicant: Phoenix Precision Technology Corp ,  全懋精密科技股▲分▼有限公司

Inventor： HSU SHIH-PING ,  GAN GARIN

IPC: H05K3/46 ,  H01L23/12

CPC classification number: H05K3/465 ,  H05K3/0032 ,  H05K3/0035 ,  H05K3/0041 ,  H05K3/045 ,  H05K3/107 ,  H05K3/4602 ,  H05K3/4661 ,  H05K2201/0166

Abstract: PROBLEM TO BE SOLVED: To provide a method for manufacturing a circuit board structure that enhances adhesion between a circuit and a dielectric layer. SOLUTION: A core board coated with at least a first circuit layer is provided, and a dielectric layer is formed on the surface of the core board. First and second openings are formed on the dielectric layer, and an electrode pad of the first circuit layer is exposed from the second opening, and then a metal layer is formed to cover the surface of the dielectric layer and the first and second openings. Subsequently, the metal layer is removed from the surface of the dielectric layer, and a second circuit layer is formed on the first opening of the dielectric layer, and then a conductive structure electrically connected to the first circuit layer is formed on the second opening. COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：提供一种制造电路板结构的方法，其增强了电路和电介质层之间的粘附性。 提供涂覆有至少第一电路层的芯板，并且在芯板的表面上形成介电层。 第一和第二开口形成在电介质层上，并且第一电路层的电极焊盘从第二开口露出，然后形成金属层以覆盖电介质层和第一和第二开口的表面。 随后，从电介质层的表面除去金属层，在电介质层的第一开口形成第二电路层，然后在第二开口上形成与第一电路层电连接的导电结构。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：JP2006128291A

公开(公告)日：2006-05-18

申请号：JP2004312520

申请日：2004-10-27

Applicant: Sharp Corp ,  シャープ株式会社

Inventor： UENO YUKIHIRO

IPC: H05K3/46

CPC classification number: H05K3/427 ,  H05K1/116 ,  H05K3/184 ,  H05K3/426 ,  H05K2201/0166 ,  H05K2201/09736 ,  Y10T29/49126 ,  Y10T29/49165

Abstract: PROBLEM TO BE SOLVED: To provide a multilayered printed wiring board capable of realizing a high density conductor pattern and of improving reliability of a through-hole conductor by making thin the thickness of a panel plated layer by increasing the thickness of the through-hole conductor and increasing a connection area of the through-hole conductor and the panel plated layer. SOLUTION: After a plated resist film is formed on a wiring board base member 1 as a core member of the multilayered printed wiring board, a through-hole 3 is formed, and the through-hole conductor 4 is formed along a wall surface of the through-hole 3 and along a through-hole surface in the plated resist film 2 to form a protruded part 4a on the through-hole conductor 4. After the plated resist film is peeled, the panel plated layer 5 is formed on the wiring board base member 1 and on the surface of the through-hole conductor 4, whereby the through-hole conductor 4 and the panel plated layer 5 are connected in the state of the protruded part 4a covered so that it is possible to increase a connection area. COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：提供一种能够实现高密度导体图案的多层印刷线路板，并且通过增加通孔导体的厚度来减小面板镀层的厚度，从而提高通孔导体的可靠性 并且增加了通孔导体和面板镀层的连接面积。 解决方案：在作为多层印刷线路板的芯构件的布线基板1上形成镀覆抗蚀剂膜之后，形成通孔3，并且沿着壁形成通孔导体4 通孔3的表面和电镀抗蚀剂膜2中的通孔表面，以在通孔导体4上形成突起部分4a。在镀覆抗蚀剂膜剥离之后，将面板镀层5形成在 布线基板部件1和通孔导体4的表面，由此通孔导体4和面板电镀层5在被覆盖的突出部4a的状态下连接，使得可以增加 连接区域。 版权所有（C）2006，JPO＆NCIPI

公开(公告)号：JP2006049884A

公开(公告)日：2006-02-16

申请号：JP2005209452

申请日：2005-07-20

Applicant: Endicott Interconnect Technologies Inc ,  エンディコット インターコネクト テクノロジーズ インク

Inventor： DESAI SUBAHU D ,  LIN HOW T ,  LAUFFER JOHN M ,  MARKOVICH VOYA R ,  THOMAS DAVID L

IPC: H01L23/14 ,  H01L21/8246 ,  H01L27/105 ,  H01L27/28 ,  H01L51/05 ,  H05K1/16

CPC classification number: G11C11/22 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/16195 ,  H01L2924/3011 ,  H05K1/16 ,  H05K2201/0166 ,  H05K2201/0179 ,  H05K2201/09763 ,  H05K2201/10159 ,  H01L2224/0401

Abstract: PROBLEM TO BE SOLVED: To provide a circuit substrate which is made of at least one insulating material and has a conductive pattern on its upper surface. SOLUTION: At least a portion of a pattern is used as a first layer of an organic memory device. At least a second insulating layer and a second pattern aligned with a lower pattern are provided on the pattern, and a plurality of points of linkages are provided to form the memory device. The substrate is combined with other assemblies having insulating circuit layers to form a multilayer substrate, and can have discrete electronic components (such as a logic chip) to be coupled in order to operate in cooperation with the internal memory device. An electrical assembly which is capable of using the substrate, and an information processing system comprising such an electric assembly (or electric assemblies) are also provided. COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：提供由至少一种绝缘材料制成并且在其上表面上具有导电图案的电路基板。 解决方案：将图案的至少一部分用作有机存储器件的第一层。 在图案上设置至少第二绝缘层和与下图案对准的第二图案，并且提供多个连接点以形成存储器件。 衬底与具有绝缘电路层的其它组件组合以形成多层衬底，并且可以具有待耦合的分立电子部件（例如逻辑芯片），以便与内部存储器件协同工作。 还提供了能够使用基板的电气组件和包括这种电气组件（或电气组件）的信息处理系统。 版权所有（C）2006，JPO＆NCIPI